Устройство для ввода информации

 

1. УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ , содержащее регистр команд управления, регистр подканала, информационный регистр, блок памяти, формирователь тестов, блок управления, блок элементов ИСКЛЮЧАЩЕЕ ИЛИ, шифратор , элемент И, с первого по третий элементы ИЛИ, вход информационного регистра является первым информационным входом устройства, первый выход блока управления соединен с первым входом элемента И, выход которого подключен к первому входу блока управления, второй, выход которого соединен с входом стробирования формирователя тестов, первый выход которого подключен к одним входам блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которого соединены с соответствующи- . ми входами первого элемента ИЛИ и шифратора , выход второго элемента ИЛИ подключен к второму входу элемента И, отличающееся тем, что, с целью повышения, надежности устройства за счет увеличения полноты контроля, в него введены регистр ошибок, блок регистров,демультиплексор и с первого по четвертый мультиплексоры , управляющие входы первого, и второго мультиплексоров, формирователи тестов и второй вход блока управления являются управляющим входом устройства, выход первого мультиплексора соединен с информационным входом регистра команд управления, выход которого является первым информационным выходом устройства и соединен с первым информационньм входом третьего мультиплексора, второй информационньй вход которого и информационный вход регистра подканала являются первым информационным входом устройства , выход элемента И соединен со стробирующим входом регистра подканала , второй выход блока управления соединен с управляющими входами третьего и четвертого мультиплексоров, (Л с вторым управляю1цим входом первого мультиплексора, с управляющим входом демультиплексора, со стробирующпми входами регистра команд управления и информационного регистра, выход которого подключен к первому информационному входу второго и к третьеСП му информационному входу третьего мультиплексоров, выходы блока памяти со и регистра подканала подключены соответственно к второму и третьему информационным входам второго мультиплексора , выход которого является вторым информационным выходом устройства , второй выход формирователя тестов соединен с информационным входом первого мультиплексора, первый выход блока управления подключен к входу ЗАПИСЬ блока памяти и к входам управления регистра ошибок и блока регистров, информационный вход которого соединен с выходом шифратора, выход блока регистров

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК ((9) ((() 4(51) G 06 F 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3675672/24-24 (22) 26. 12.83 (46) 23.04.85. Вюл. № 15 (72) Н.Ф.Четина и В.Р.Архипов (53) 681.325.21(088.8) (56) Авторское свидетельство СССР № 561180, кл. G 06 F 3/04, 1977.

Авторское свидетельство СССР

¹ 561985, кл. G 06 F 3/04, 1977. (54)(57) 1. УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ, содержащее регистр команд управления, регистр подканала, информационный регистр, блок памяти, формирователь тестов, блок управления, блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, шифратор, элемент И, с первого по третий элементы ИЛИ, вход информационного регистра является первым информационным входом устройства, первый выход блока управления соединен с первым входом элемента И, выход которого подключен к первому входу блока управления, второй выход которого соединен с входом стробирования формирователя тестов, первый выход которого подключен к одним входам блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которого соединены с соответствующими входами первого элемента ИЛИ и шифратора, выход второго элемента ИЛИ подключен к второму входу элемента И, о т л и ч а ю щ е е с я тем, что, с целью повышения. надежности устройства эа счет увеличения полноты контроля, в него введены регистр ошибок, блок регистров,демультиплексор и с первого по четвертый мультиплексоры, управляющие входы первого. и второго мультиплексоров, формирователи тестов и второй вход блока управления являются управляющим входом устройства, выход первого мультиплексора соединен с информационным входом регистра команд управления, выход которого является первым информационным выходом устройства и соединен с первым информационным входом третьего мультиплексора, второй информационный вход которого и информационный вход регистра подканала являются первым информационным входом устройства, выход элемента И соединен со стробирующим входом регистра подканала, второй выход блока управления соединен с управляющими входами третьего и четвертого мультиплексоров, с вторым управляющим входом первого мультиплексора, с управляющим входом демультиплексора, со стробирующими входами регистра команд управления и информационного регистра, выход которого подключен к первому информационному входу второго и к третьему информационному входу третьего мультиплексоров, выходы блока памяти и регистра подканала подключены соответственно к второму и третьему ин.формационным входам второго мультиплексора, выход которого является вторым информационным выходом устройства, второй выход формирователя тестов соединен с информационным входом первого мультиплексора, первый выход блока управления подключен к входу "ЗАПИСЬ" блока памяти и к входам управления регистра ошибок и блока регистров, информационный вход которого соединен с выходом шифратора, выход блока регистров

1151977 подключен к одному входу третьего элемента ИЛИ, другие входы которого и входы второго элемента ИЛИ подключены к соответствующим выходам регистра ошибок, выход третьего элемен.та ИЛИ соединен с информационным . входом блока памяти, выход третьего мультиплексора подключен к другим входам блока элементов ИСКЛЮЧАЮЩЕЕ .ИЛИ, информационный вход демультиплексора и первый информационный вход четвертого мультиплексора являются вторым и третьим информационными входами устройства соответственно, первый выход демультиплексора является третьим информационным.выходом устройства, второй выход соединен с вторым информационным входом четвертого мультиплексора, выход которого является четвертым информационным выходом устройства и соединен с четвертым информационным входом третьего мультиплексора, выход первого элемента ИЛИ соединен с информационных входом регистра ошибок.

2. Устройство по и. 1, о т л ич а ю щ е е с я тем,.что формирователь тестов содержит генератор псевИзобретение относится к цифровой вычислительной технике и может быть использовано для ввода информации в цифровую вычислительную машину.

Цель изобретения — повышение на- 5 дежности устройства за счет увеличения полноты контроля.

На фиг. 1 приведена схема устройства; на фиг. 2 — схема формирователя кодов; на фиг. 3 — схема блока управ-10 ления.

Устройство содержит блок 1 сопряжения с центральным процессором, первый мультиплексор 2, регистр 3 подканала, регистр 4 команд управле- 1з ния, блок 5 сопряжения с внешними устройствами, демультиплексор 6, мультиплексоры четвертый 7 и второй 8, информационный регистр 9, формирова- тель 10 тестов, блок 11 управления, ® третий мультиплексор 12, блок 13 памяти, компаратор 14, входы и выходослучайных чисел и регистр памяти, стробирующий вход которого является входом стробирования формирователя, а выходы — первым и вторым выходами формирователя, вход генератора псевдослучайных чисел является управляющим входом устройства, выход соединен с информационным входом регистра памяти.

3. Устройство по и. 1, о т л и— ч а ю щ е е с я тем, что блок управления содержит регистр хранения информации, сдвиговый регистр, узел элементов И и узел элементов ИЛИ, выходы которого являются соответствующими выходами блока, а входы соединены с соответствующими выходами узла элементов И, одни входы которого соединены с выходами сдвигового регистра, а другие входы — с одними информационными выходами регистра хранения информации, стробирующий .вход которого является первым входом блока, другой информационный выход соединен с входом сдвигового регистра, а информационный вход является вторым входом блока. ды устройства и отдельных блоков 15—

46, блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 47, первый элемент ИЛИ 48, шифратор 49, регистр 50 ошибок, блок 51 регистров, второй элемент ИЛИ 52, элемент И 53, третий элемент ИЛИ 54, генератор 55 псевдослучайных чисел 55, регистр 56 памяти, сдвиговый регистр 57, регистр 58 хранения информации., узел элементов И 59, узел элементов ИЛИ 60.

Устройство работает следующим . образом.

Перед началом работы устройства проводится автономная проверка;

С выхода 15 блока 1 сопряжения с центральным процессором на вход 32 формирователя 10 поступает код от центрального .процессора, запускающий генератор 55 псевдослучайных чисел, который вырабатывает восьмтраэрядные числа. данные из центрального процессора, определяющие режим про77

3 11519 верки, поступают с выхода 15 блока 1 сопряжения с центральным процессором на вход 36 блока 11 и фиксируются в регистре 58 хранения информации.

Блок 11 определяет весь ход дальней- 5 ших операций. С выхода 35 блока 11 на вход 34 формирователя 10 поступает сигнал, стробирующий запись в регистр 56 памяти формирователя 10 кода числа, находящегося в этот момент на выходе генератора 55 псевдослучайных чисел." Число с выхода 31 формирователя 10 поступает через мультиплексор 2 на вход 20 регистра 4 и с выхода 33 формирователя 10 — на 15 вход 44 компаратора 14 для проверки прохождения контрольного числа пэ различным цепям. Блок 11 в зависимости от заданного режима выдает на выходе 35 управляющие сигналы на 20 вход 17 мультиплексора 2, вход 21 регистра 4, вход 26 демультиплексора 6, .вход 27 мультиплексора 7, вход 29 регистра 9 информации, вход 39 мультиплексора 12, обеспечивающие пере25 ключение мультиплексоров и демуль.типлексора и стробирующие запись контрольной информации в регистры.

Контрольное число записывается в регистр 4 и с выхода последнего поступает на вход 23 блока 5 сопряжения с внешними устройствами,и через мультиплексор 12 — на вход 43 блока 14 сравнения. С выхода 24 блока 5 сопряжения с внешними устройствами через 35

/ демультиплексор 6 и мультиплексор 7 число поступает на вход 25 блока 5 сопряжения с внешними устройствами и через мультиплексор 12 — .на вход 43 компаратора 14. С выхода 22 блока 5 сопряжения с внешними устройствами число поступает на.вход 30 регистра 9, записываясь в него, и через мультиплексор 12 — на- вход 43 компаратора 14. С выхода регистра 9 че- 5 рез мультиплексор 12 число поступает на вход 43 компаратора 14. Елок 11 в зависимости от информации, записанной в регистре 58 хранения информации, 50 по выходу 38 выдает иа вход 46 компаратора 14 сигналы, стробирующие запись. результатов сравнения числа, поступающего на вход 43 компаратора 14, и эталонного числа, поступающего на вход 44 компаратора 14, в ре55

-гистр.50 ошибок и блок 51 регистров. разряда ошибки.

По окончании цикла проверки при на" личии ошибок компаратор 14 по выходу 45 выдает сигнал на вход 37 блока 11 и на вход 18 регистра 3 подканала сигнал ошибки. Блок 11 по выходу 38 дает сигнал на вход 41 бло1 ка 13 памяти, стробирующий запись в блок 13 памяти -информации из регист- ра 50 ошибок и блока 51 регистров, которая поступает с выхода 43 компаратора 14 на вход 40 блока 13 памяти.

По сигналу ошибки блок 11 в зависимости от заданного режима либо начинает новый цикл проверки, либо прекращает выдавать управляющие сигналы для дальнейшей проверки. Центральный процессор опрашивает регистр 3 подканала, управляя переключением мультиплексора 8 с помощью сигнала, поступающего с выхода 15 блока сопряжения с центральным процессором на вход 28 мультиплексора 8, информация с выхо- да которого поступает на вход 16. бло" ка 1 сопряжения с центральным процессором, и если код состояния в регистре 3 подканала указывает на ошибку при сравнении, центральный процессор опрашивает блок 13 памяти, информация с которого через мультиплексор 8 и блок 1 сопряжения с центральным процессором поступает в центральный процессор.

После автономной проверки устройство для ввода информации начинает работу в режиме ввода информации.

Управляющая. информация от центрального процессора, определяющая режим работы внешнего устройства, с выхода 15 блока 1 сопряжения с центральным процессором поступает через мультиплексор 2 на вход 20 регистра 4 и фиксируется в нем. С выхода регистра 4 информация поступает на вход 23 блока 5 сопряжения с внешними устройствами, а с выхода 24 блока 5 сопряжения с внешними устройствами через демультиплексор 6 — на внешнее устройство. Данные с внешнего устройства через мультиплексор 7 поступают на вход 25 блока 5 сопряжения с внешними устройствами, а с выхода 22 блока 5 сопряжения с внешними устройствами поступает на вход 19 регистра 3 подканала, где формируется код состояния устройства для ввода информации, указывающий на готовность устройства к передаче очеред1151977 ного байта данных, и на вход 30 регистра 9. Центральный процессор опрашивает регистр 3 подканала и при готовности устройства для ввода информации к передаче очередного байта данных опрашивает регистр. 9, управляя переключением мультиплексора 8, информация с выхода которого поступает на вход 16 блока 1 сопряжения с центральным процессором, сигналом, поступающим с выхода 15 блока 1 сопряжения с центральным процессором на вход 28 мультиплексора 8. Информация с регистров через мультиплексор 8 и блок 1 сопряжения с центральным процессором поступает в центральный процессор, Таким образом, введение демультиплексора и четырех мультиплексоров с соответствующими связями позволяет осуществить проверку различных цепей устройства, введение в компаратор регистра ошибок и блока регистров разряда ошибки позволяет фиксировать

10 результат сравнения в каждом цикле проверки, который в случае обнаружения ошибки передается в центральный процессор, который определяет неисправную цепь и разряд,что в целомповышает полнотуконтроля устройства,и, следовательно,его надежность.

1151977

Фигз

Составитель И.Алексеев

Редактор Л.Шандор Техред 3.Палий Корректор А. Обручар

Заказ 2325/38 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Рауйская наб., д. 4/5

Филиал ППП "Патент", r.Óæãîðîä, ул.Проектная, 4