Устройство для функционально-параметрического контроля логических элементов

 

1. УСТРОЙСТВО ДЛЯ ФУМКЩЮНАЛЬНО-ПАРАМЕТРИЧЕСКОГО КОНТРОЛЯ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ, содержащее сигнатурный анализатор, первый вход которого подключен к выходу тактового генератора и счетному входу первого счетчика, выход которого соединен с входом дешифратора, со счетным входом второго счетчика и с первым выходом устройства, первые входы устройства соединены с информационными входами мультиплексора, соединенного выходом с вторым входом сигнатурного анализатора, выход второго счетчика соединен с адресньт входом.мультиплексора и с третьим входом сигнатурного анализатора, выход дешифратора соединен с вторым выходом устройства, отличающееся тем, что, с целью увеличения быстродейс твия устройства, в него введены третий счетчик, формирователь импульсов и элемент ИЛИ, выход которого подкхйочен к установочным входам первого и второго счетчиков , первый вход через формирователь импульсов - к первому выходу сигнатурного анализатора и счетному входу третьего счетчика, второй вход элемента ИЛИ соед1тен с вторым входом устройства, с установочным входом третьего счетчика и с четвертым входом сигнатурного анализатора, второй выход которого подключен к третьему выходу устройства, выход третьего счетчика соединен с четвертым выходом устройства, а пятые входы сигнатурного анализатора соединены с третьими входами устройства. 2. Устройство по п. i, о т л и чающееся тем, что сигнатурный анализатор содержит Т-триггер, соединенный Т-входом с третьим входом анализатора, установочньш входом с установочным входом Г -триггера i И с четвертым входом сигнатурного (Л анализатора, инверсным выходом С первым управляющим входом формирователя сигнатур, соединенного информационным входом с вторым входом анализатора, синхровходом - с синхровходом регистра сдвига и с первым входом анализатора, вторьп-: управляющим входом - с первьм выходом регистра сдвига, соединенного управляющим СП входом с прямым выходом Т-триггера, вторым выходом - с управляющим вхоСП дом параллельного регистра, соеди4: 4аь ненного информационными входами с выходами формирователя сигнатур, выходами - с первыми входами элемен- . та сравнения, соединенного вторыми входами с пятыми входами сигнатурного анализатора, выходом - с Г входом D-триггера, ссрдикеиного выходом с вторым . выходом анализатора , С-входом - с третьим пыхолом регистра сдвига и с первым выходом сигнатурного анализатора.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (д1) G 06 F 11/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР по делАм изоБРетений и ОткРытий (21 ) 35405 26/24-24 (22) 11.01.83 (46) 23.05.85. Бюл, 11 19 (72) А.Л.Рубинов, И.Б.Шапиро, Г.Ю.Пашковский и Г.Н.Смирнов (53) 658. 562 088.8) (56) 1. Авторское свидетельство СССР

11 902010, кл. G 06 F 11/26, 1978.

2. Авторское свидетельство СССР

11 830391, кл. G 06 F 11/26, 1977 (прототип). (54)(57) 1. УСТРОЙСТВО ДЛЯ ФУНКЦИОНАЛЬНО-ПАРАМЕТРИЧЕСКОГО КОНТРОЛЯ

ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ, содержащее сигнатурный анализатор, первый вход которого подключен к выходу тактового генератора и счетному входу первого счетчика, выход которого соединен с входом дешифратора, со . счетным входом второго счетчика и с первым выходом устройства, первые входы устройства соединены с информационными входами мультиплексора, соединенного выходом с вторым входом сигнатурного анализатора, выход второго счетчика соединен с адресным входом мультиплексора и с третьим входом сигнатурного анализатора, выход дешифратора соединен с вторым выходом устройства, о т л и ч а ю— щ е е с я тем, что, с целью увеличения быстродействия устройства, в него введены третий счетчик, формирователь импульсов и элемент ИЛИ, выход которого подключен к установоч. ным входам первого и второго счетчиков, первый вход через формйрователь импульсов — к первому выходу сигнатурного анализатора и счетному входу третьего счетчика, второй вход

„„SU„„1157544 A элемента ИЛИ соединен с вторым входом устройства, с установочным входом третьего счетчика и с четвертым входом сигнатурного анализатора, второй выход которого подключен к третьему выходу устройства, выход третьего счетчика соединен с четвертым выходом устройства, а пятые входы сигнатурного анализатора соеди. иены с третьими входами устройства.

2. Устройство по и. 1, о т л и— ч а ю щ е е с я тем, что сигиатурный анализатор содержит Т -триггер, соединенный Т-входом с третьим входом анализатора, установочным входом— с установочным входом 3 -триггера и с четвертым входом сигнатурного е анализатора, инверсным выходом— с первым управляющим входом формирователя сигнатур, соединенного информационным входом с вторым входом анализатора, синхровходом — с синхровходом регистра сдвига и с первым входом анализатора, вторым управляющим входом — с первым выходом регист. ра сдвига, соединенного управляющим входом с прямым выходом Т-триггера, вторым выходом — с управляющим входом параллельного регистра, соединенного информационными входами с выходами формирователя сигнатур, выходами — с первыми входами элемен- . та сравнения; соединенного вторыми входами с пятыми входами сигнатурного анализатора, выходом — с Г— входом Э -триггера, соединенного выходом с вторым выходом анализатора, С-входом — с третьим «ыхс,ом регистра сдвига и с первым выходом сигнатуриого анализатора.

1157544

Изобретение. относится к автоматике и вычислительной технике и может быть использовано для выходного, а также функционально-параметрического контроля интегральных микросхем, в том числе совместно с автоматами контактирования.

Известно устройство для контроля логических блоков, содержащее генератор тестов, блок управления, l0 эталонный блок, контролируемый блок, блоки сравнения, блок регистрации сбоев, индикатор ошибок, формирователь пакета импульсов, распределитель потенциалов, мультиплексор, сумматор, регистр сдвига, индикатор исправности эталонного блока и дешифратор Г1 j, .

Недостатками этого устройства являются его сложность иограниченные функциональные возможности, обусловленные сложностью перенастройки устройства с контроля блоков одного типа на другой.

Наиболее близким к изобретению является устройство для функционально-параметрического контроля логических элементов, содержащее сигнатурный анализатор, первый вход которого подключен к выходу тактового генератора и счетному входу первого счетчика, выход которого соединен с входом дешифратора, с счетным входом второго счетчика и с первым выходом устройства, первый вход устройства соединен с информационными входами мультиплексора, соединенного выходом с вторым входом сигнатурного анализатора, выход второго счетчика соединен с адресным входом мультиплексора и с третьим входом сигнатурного анализатора, выход дешифратора соединен с вторым выходом устройства f2).

Однако низкое быстродействие известного устройства обусловлено тем, что в нем не ограничивается число циклов. контроля и, кроме того. следующий цикл контроля начинается через время,. равное длительности цикла, после окончания предыдущего цикла контроля.

Число циклов контроля обуславливается компромиссом между требования»:. ми обеспечения достаточного быстродействия устройства и требованиями обеспечения высокой надежности контроля. Например, при функциональнопараметрическом контроле логических

2. элементов, предназначенных для применения в специальной аппаратуре, вероятность попадания "бракованной или нестабильно работающей микросхемы в "годные" не должна превышать некоторой специфичной для каждот о случая величины Р. JIna каждой P может быть получено свое необходимое число циклов Н . Результат "годен" достигается при этом при условии получения годного результата в каждом цикле контроля ° Установлено, что в большинстве случаев 8=10-20, В каждом цикле контроля необходимо осуществить полный цикл переключения первого и второгo счетчиков и получить к .нтрольную сигнатуру, а также обработать ее 1сравнить с эталонной, выдать результат контроля, подготовить устройство к дальнейшей работе и т.д. ). За время обработки сигнатуры первого и второго счетчиков уходят" из своего исходного нулевого состояния и поэтому для поиска следующего контроля необходимо

"ждать" их установки в ноль, что .приводит к увеличению затрат време" ни на контроль и снижению быстродействия устройства.

Цель изобретения — увеличение быстродействия устройства.

Поставленная цель достигается тем, что в устройство для функционально-параметрического контроля логических элементов, содержащее сигнатурный анализатор, первый вход которого подключен к выходу тактового генератора и счетному входу первого счетчика, выход которого соединен с входом дешифратора, со счетным входом второго счетчика и с первым выходом устройства, первые входы устройства соединены с информационными входами мультиплексора, соединенного выходом с вторым входом сигнатурного анализатора, выход второго .счетчика соединен с адресным входом мультиплексора и с третьим входом сигнатурного анализатора, выход дешифратора соединен с вторым выходом устройства, введены третий счетчик, формирователь импульсов и элемент ИЛИ, выход которого подключен к установочным входам первого и второго счетчиков, первый вход через формирователь импульсов — к первому выходу сигнатурного анализатора и счетному входу третьего счетчика, второй вход элемента ИЛИ соединен с вторым вхо1157544

3 дом устройства, с установочнь.м входом третьего счетчика и с четвертым входом сигнатурного айализатора

Второй выход которого подключен к третьему выходу устройства, выход третьего счетчика соединен с четвертым выходом устройства, а пятые Входы сигнатурного анализатора соединены с третьими Входами устройства.

Причем сигнатурный анализатор со- 1р держит Т-триггер, соединенный Твходом с третьим входом анализатора, установочным входом — с установочным входом D -триггера и с четвертым входом сигнатурного сигнализатора, инверсным выходом — с первым управляющим входом формирователя сигнатур, соединенного информационным входом с вторым входом сигнатур- . ного анализатора, синхровходом— с синхровходом регистра сдвига и с первым входом анализатора, вторым управляющим входом — с первым выходом регистра сдвига, соединенного управляющим ВхОдОм с прямым Выходом

Т-триггера, вторым выходом — с управляющим входом параллельного регистра, соединенного информацион. ными входами с выходами формирователя сигнатур, выходами — с первым входами элемента сравнения, соединен- О ного вторыми входами с пятыми входами сигнатурного анализатора, выходом— с D "входом D -триггера, соединенно- го выходом с вторым выходом сигнатурного анализатора, С-входом — с З5 третьим выходом регистра сдвига и с первым выходом сигнатурного анализатора.

На фиг. 1 представлена структурная схема устройства; на фиг. 2 — 40 структурная схема сигнатурного анализатора, на фиг. 3 — временные диаграммы работы устройства.

Устройство содержит тактовый генератор l, дешифратор 2, необходимый для формирования тестовых сигналов для несовместимых входов контролируемого логического элемента 3, первый счетчик 4, выход 5 тактового генератора 1, мультиплексор 6, второй счетчик 7, сигнатурный анализатор 8, третий счетчик 9,формирователь 10 импульса, элемент

ИЛИ ll третий вход 12,третий выход

)3, четвертый вьгход 14, второй вход

15, выход 16 старшего разряда счетчика 7.

Сигнатурный анализатор 8 содер,жит Т-триггер 17, формирователь IS сигнатур, регистр 19 сдвига, параллельный регистр 20, элемент 21, D -триггер 22.

Устройство рабе ает следующим образом.

На вход 15 устройства поступает сигнал запуска, который устанавливае" в исходное состояние сигнатурный анализатор 8 и счетчик 9. циклов, а также, пройдя через элемент ИЛИ ll устанавливает все разряды счетчиков

4 и 7 в состояние логической "l".

После окончания сигнала запуска (момент времени .С, фиг. 3 ) первый тактовый импульс, поступающий с выхода 5 генератора 1 на счетнь1й вхор первого счетчика 4, переводит все разряды счетчиков 4 и 7 в состояние логического "0" (<1, фиг. 3!.

При этом на управляющий вход.сигна" турного анализатора 8 поступает . отрицательный перепад напряжения, цо которому он переходит в режим формирования сигнатуры, при этом начинается цикл контроля. C приходом следующих тактовых импульсов от генератора 1 осуществляется полный перебор всех необходимых стимулирующих воздействий на входах элемента

3, определяемых состоянием счетчиков 4 и 7 от 00...0 до 11...1.Выходной двоичный вектор логического элемента 3, образованный последовательным совмещением выходных векторов каждого из выходов элЕмента 3 на тактовую последовательность, через мультиплексор поступае1 на сигнатурный анализатор 8, где полученная сигнатура сравнивается с эталонной. После перебора всех состояний все разряды счетчиков 4 и 7 находятся в состоянии логической "1" и в момент 1 (фиг. 3 ) переходят в состояние логического "0". При этом цикл контроля (окно) заканчивается и сигнатурный анализатор 8 переходит в режим обработки сигнатуры, запрещая. прием входного вектора.

Далее с приходом тактовых импульсов в моменты времени ., t, 6 в сигнатурном анализаторе 8 происходит регистрация полученной сигнатуры, подготовка к приему следующей сигнатуры и формирование. на выходе сигнатурного.анализатора 8 сигнала "Брак/ годен", который поступает на выход

13 устройства. Кроме того, в момент

1157544 времени t5 на выходе. сигнатурного анализатора 8 формируется сигнал окончания режима обработки сигнатуры, который переводит счетчик 9 н следующее состояние, а, поступая на вход формирователя 10 импульса, вырабатывает на его выходе короткий импульс, который, пройдя через элемент ИЛИ ll, устанавливает все разряды счетчиков

4 и 7 н состояние логической "I".

Очередной тактовый импульс в момент времени tz(фиг. 4 ) перебрасывает все разряды счетчиков 4 и 7 в состояние логического "0", при этом анализатор 8 переходит н режим формиронания сигнатуры и цикл контроля повторяется.

В конце N-го цикла контроля данного логического элемента (N- число состояний счетчика 22 циклов ) на вы- 26 ходе переноса счетчика циклов вырабатывается импульс, который поступает на. выход !4 устройства. С приходом следующего импульса запуска на вход 15 устройства его работа проте- 25 кает аналогично.

Сигнатурный анализатор 8 работает следующим образом.

Импульс запуска, поступающий на вход сигнатурного анализатора с входа 15 устройства, устанавливает

Т-триггер 17 и D -триггер 22 в состояние логического. "0 .

Отрицательный перепад напряжения иэ логической. "1" в логический н Ф!

0 ), поступающий на управляющий

35 вход сигнатурного анализатора 8 со старшего разряда счетчика 7 переводит Т-триггер 17 в состояние логической "l" (момент времени <,фиг,4).

11 Ф Ф 40

При этом в анализаторе 8 устанавливается режим формирования сигнатуры.

С инверсного выхода Т-триггера 17 на вход формирователя 18 сигнатур поступает уровень логического "0", разрешая прием входного контролируе45 мого вектора по информационному входу сигнатурного анализатора 8, С прямого выхода Т-триггера 17 на управляющий вход регистра 19 сдвига поступает уровень логической "1", который по тактовому импульсу, поступающему на .синхровход регистра 19 сдвига, устанавливает все его разряды в состояние логической "1", Отрицательный перепад напряжения, поступающий на вход сигнатурного анализатора 8 со старшего разряда счетчика 7 в момент времени переводит Т-триггер 17 н состояние логического "0". 1!ри этом н сигнату! ном анализаторе 8 устанавливается режим обработки сигнатуры, На вход формирователя 18 сигнатур поступае уровень логической "1", с инверсного выход Т-триггер 17, запрещая прием входного вектора. Па управлявший вход регистра 19 сдвига с прямого выхода Т-триггера 17. поступает уровень логического 0", устанавливая в нем режим сдвига.С приходом очередного тактового импульса (4,, фиг. 3 ) на выходе регистра 19 сдвига формируется сигнал логического

"0", который своим срезом записывает в параллельный регистр 20 сформированную н формирователе 18 сигнатуру.

При этом элемент 21 сравнения сравнивает полученную сигнатуру с эталонной, которая поступает на нход

".èãíàòóðíîãî анализатора устройства.

При несовпадении сравниваемых сигнатур на выходе элемента 21 сравне. ния формируется уровень логической

"1". Следующий тактовый импульс, поступающий в момент времени 4 с регистра 19 сдвига, устанавливает формирователь 18 сигнатур в исходное (нулевое ) состояние, подготавливая его тем самым к приему следующего двоичного вектора, Срезом. сигнала, сформированного на третьем выходе регистра 19 сдвига (k фиг. 3), в

D-триггер 22 записывается информация, полученная на выходе элемента

21 сравнения, т.е. результат контроля.

Кроме того, сигнал с третьего выхода регистра 19 сдвига поступает на выход анализатора 8 и на выход

13 устройства.

Следующий отрицательный перепад, поступающий на управляющий вход сигнатурного анализатора 8, в момент времени 1 снова перенодит его в режим формирования сигнатуры и далее сигнатурный анализатор 8 работает аналогично.

Таким образом, за счет введения счетчика 9, формирователя !О и элемента ИЛИ !1 обеспечивается переход к следующему циклу контроля ñðàэу после окончания обработки сигнатуры в данном цикле, что существенно повышает быстродействие устройства.

1157544

1157544 вход 15

)cmpouemkt

6 Выход Я

1емеротора Дш Щ1Ш Д ж

21ыхад и

° 1

31 Ф1

@Вием t

3PH@t с етчика 7 1д 2 (б катод

-триггера f7 f

МхЮ юрии

ФФааели 1Р

М фльса

ФигЗ

Составитель - Н. Главизнина

Редактор Н. Бобкова Текред Л. Коцюбняк Корректор А.Обручар

Заказ 3372/47 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам йзобретений и открытий

113035, Москва, Ж 35, Раушская наб., д..4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная,