Ячейка памяти для озу с энергонезависимым хранением информации (ее варианты)

 

1. Ячейка памяти для ОЗУ с энергонезависимым хранением информации , содержащая адресный формирователь , первьй вход которого является адресным входом ячейки, а выход соединен с первым входом элемента оперативной памяти, элементы энергонезависимой памяти,, первый вход каждого из которых является управляющим входом ячейки, отличающаяся тем, что, с целью повышения информационной емкости, она содержит первый и второй ключи, причем вход первого ключа является числовым входом ячейки,, а выход соединен с вторым входом каждого из элементов энергонезависимой памяти, выход каждого из которых соединен с входом второго ключа, выход которого соединен с вторым входом элемен (Л та оперативной памяти, второй вход адресного формирователя соединен с входом первого ключа. (Ь)

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (II) l

4(51) G 11 С 11/40

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3413068/24-24 (22) 29.03.82 (46) 15.06.85. Бюл. У 22 (72) В.Д.Костюк (53) 621.327.6(088.8) (56) 1. Патент США 1(3767677, кл. G 11 С 11/40, публик. 1972.

2. Патент США Р 412254 1, кл. G 11 С 11/40, опублик. 1978.

3. Патент СШЛ Ф 4207615, кл. С 11 С 11/40, опублик. 1980.

4. Патент ФРГ )(2638703, кл, G 11 11/40, опублик. 1977 (прототип). (54) ЯЧЕЙКА ПАМЯТИ ДЛЯ ОЗУ С ЭНЕРГОНЕЗАВИСИМЫМ ХРАНЕНИЕМ ИНФОРМАЦИИ (EE ВАРИАНТЫ) (57) 1. Ячейка памяти для ОЗУ с энергонезависимым хранением информации, содержащая адресный формироваб тель, первый вход которого является адресным входом ячейки, а выход соединен с первым входом элемента оперативной памяти, элементы энергонезависимой памяти, первый вход каждого из которых является управляющим входом ячейки, о т л и ч а ю— щ а я с я тем, что, с целью повыщения информационной емкости, она содержит первый и второй ключи, причем вход первого ключа является числовым входом ячейки,, а выход соединен с вторым входом каждого из элементов энергонезависимой памяти, выход каждого из которых соединен с входом второго ключа, выход которого соединен с вторым входом элемен та оперативной памяти, второй вход адресного формирователя соединен с входом первого ключа.

1161

2. Ячейка памяти для ОЗУ с энер--. гонезависимым хранением информации, содержащая адресный формирователь, первый вход которого является адресным входом ячейки, а выход соединен с первым входом элемента оперативной памяти, элементы энергонезависимой памяти, первый вход каждого из которых является управляющим входом ячейки, отличающаяся тем, что, с целью повышения информационной емкости, она содержит первый и второй ключи, причем вход первого ключа является числовым входом ячейки, а выход соединен с вторым входом каждого из элементов энергонезависимой памяти, выход каждого из которых соединен с входом второго ключа, выход которого соединен с вторым входом элемента оперативной ,памяти, второй вход адресного формирователя соединен с выходом первого ключа.

3. Ячейка памяти для ОЗУ с энергонезависимым хранением инфорации, содержащая адресный формирователь, первый вход. которого является адресным входом ячейки, а выход соединен с первым входом элемента оперативной памяти и с выходом каждого из элемен-, тов энергонезависимой памяти, первый вход каждого из которых является управляющим входом ячейки, о т л и— ч а ю щ а я с я тем, что, с целью повышения информационной емкости, она содержит ключ, вход которого является числовым входом ячейки, а вы" ход соединен с вторым входом каждого из элементов энергозависимой памяти, второй вход адресного формирователя подключен к числовому входу ключа.

989

4. Ячейка памяти для ОЗУ с энергонезависимым хранением информации, содержащая адресный формирователь, первый вход которого является адресным входом ячейки, а выход соединен с первым входом элемента оперативной памяти и с выходом каждого из элементов энергонезависимой памяти, первый вход каждого из которых является управляющим входом ячейки, о т л и— чающая с я тем, что, с целью повышения информационной емкости, она содержит ключ, вход которого является числовым входом ячейки, а выход соединен с вторым входом каждого из элементов энергонезависимой памяти, второй вход адресного формирователя подключен к числовому выходу ключа.

5. Ячейка памяти для ОЗУ с энергонезависимым хранением информации, содержащая адресный формирователь записи, адресный формирователь считывания, входы которых соединены с числовой шиной, а выходы соединены соответственно с первым и вторым входами элемента оперативной памяти, элементы энергонезависимой памяти, первый вход каждого из которых является управляющим входом ячейки, о т л и— ч а ю ц1 а я с я тем, что, с целью повышения информационной емкости, она содержит ключ, выход которого . соединен с выходом адресного формирователя записи, а вход соединен с выходом каждого из элементов энергонезависимой памяти, второй вход каждого из которых соединен с выходом адресного формирователя считьва— ния.

Изобретение относится к вычислительной технике и может быть использовано для создания интегральных схем.(ИС) энергонезависимых оперативйых запоминающих устройств (ЭОЗУ) большой информационной емкости, способных сохранять информацию после отключения питания, запоминать промежуточную информацию ОЗУ или же содержать энергонезависимую электрически сменяемую подпрограмму, например, в микропроцессорных и других системах.

S Известны конструкции накопителей

ОЗУ на МДП-транзисторах, снабженные системой долговременного хранения информации на случай аварийного отключения источников питания. Обыч1161989

Наиболее близкой к предлагаемой является ячейка памяти, содержащая адресный формирователь, элемент оперативной памяти и элемент энергоне- зависимой памяти, состоящий из тран- Ю зистора с "плавающим" затвором, двух вспомогательных транзисторов и четы- . рех конденсаторов, вмонтированных в сам элемент оперативной памяти, представляющий собой четырехтранзис- >> торную триггерную структуру. Ячейка памяти, кроме того, содержит шину питания, три шины выборки адреса, но они строятся на основе триггерной ячейки памяти ОЗУ с добавлением элемнтов ППЗУ типа МНОП-транзисторов или структур с плавающим затвором.

Известна ячейка памяти, которая в качестве элементов долговременного хранения одного бита информации использует два МНОП вЂ транзисто, подключенных в качестве адресных транзисторов ячейки памяти с обычной триггерной структурой запоминающего элемента (1$ .

Суц1ественным недостатком этой схемы является то, что после записи информации в долговременную память схема перестает работать как ОЗУ до восстановления исходного состояния

МНОП-транзисторов, которые к тому же обладают ограниченным числом цик.лов считывания.

Известна ячейка памяти, в которой задействованы также по два

МНОП-транзистора на хранение одного бита информации (21 .

Однако она обладает большим количеством активных элементов и шин (по крайней мере 11 транзисторов и.

8 .шин на ячейку), исключающим возмож— ность построения накопителя большой информационной емкости.

ЗО

Известно также устройство с несколько меньшим количеством компонентов,где в триггерную структуру включен один элемент ППЗУ с плавающим" затвором (31.

Однако этот элемент постоянно находится под напряжением при работе

ОЗУ и быстро растрачивает свой ресурс долговременного хранения. Кроме того, в этой схеме требуются высокие пробивные напряжения Р -11-пере— ходов и высокие величины напряжений смыкания транзисторов, что сильно ограничивает плотность упаковки интегральной схемы.

45 земляную, две разрядные и программируюцую шины (43

Кроме большого числа компонентов и внутренних межсоединений, ограничивающих возможность повышения информационной емкости ЭОЗУ в интегральном исполнении, данный подход технологически очень сложен (три уровня поликремния со спецификой межслойнойизоляции) и не имеет хорошей воспроизводимости параметров.

Целью изобретения является повышение информационной емкости ячейки памяти, Поставленная цель достигается тем, что ячейка памяти для ОЗУ с энергонезависимым хранением информации, содержащая адресный формирователь, первый вход которого является адресным входом ячейки, а выход соединен с первым входом элемента оперативной памяти, элементы энергонезависимой памяти, первый вход каждого из которых является управляющим входом ячейки, дополнительно содержит первый и второй ключи, причем вход первого ключа является числовым входом ячейки, а выход соединен с вторым входом каждого из элементов энергонезависимой памяти, выход каждого из которых соединен с входом второго ключа, выход которого соединен с вторым входом элемента оперативной памяти, второй вход адресного формирователя соединен с входом перво.о ключа.

Устройство по второму варианту дополнительно содержит первый и второй ключи, причем вход первого ключа является числовым входом ячейки, а выход. соединен с вторым входом каждого из элементов энергонезависимой памяти, выход каждого из которых соединен с входом второго ключа, выход которого соединен с вторым входом элемента оперативной памяти, второй вход адресного формирователя соединен с выходом первого ключа.

Устройство по третьему варианту дополнительно содержит ключ, вход которого является .числовым входом ячейки, а выход соединен с вторым входом каждого иэ элементов энергонезависимой памяти, второй вход адресного формирователя подключен к числовому входу ключа.

Устройство по четвертому варианту дополнительно содержит ключ, вход которого является числовым входом

1161989 ячейки, а выход соединен с вторым входом каждого из элементов энергонезависимой памяти, второй вход адресного форм рователя подключен к числовому выходу ключа, Устройство по пятому варианту дополнительно содержит ключ, выход. которого соединен с выходом адресного формирователя записи, а вход соединен с выходом каждого из элементов энергонезависимой памяти, второй вход каждого из которых соединен с выходом адресного формирователя считывания.

Ключевые элементы могут быть выполнены в виде ИДП.-транзисторов, затворы которых подключены или к одной общей, или к двум различным управляющим шинам, а элементы энергонезависимой памяти могут быть реализованы с помощью одного двухпорогового ИДП-элемента, например

МНОП-транзистора, или группы параллельно соединенных двухпороговых элементов, затворы которых подключены к програмьщрующим шинам.

В качестве элемента оперативнойпамяти может быть применен любой из известных вариантов, используемый в динамических, статических или квазистатических ячейках памяти ОЗУ, вплоть до самого простого из них—

ИДП-емкости. Необходимо только соблюсти следующее приближенное соотношение:

Сз Unp с с (1-2) 8 где С, — емкость затвора ИНОП-транзистора;

С вЂ” емкость узла хранения поу тенциала, 0qp — напряжение программирования.

Конструкция адресного формирователи, используемого как для записи, так и для считывания, может иметь или отдельные транзисторы записи и считывания информации, или в простейшем случае один общий ИДП-транзистор, выполняющий обе функции.

На фиг. 1 представлены ячейки памяти по первому и второму вариантам на фиг. 2 — то же, принциниальная электрическая схема на фиг. 3— предлагаемая ячейка по третьему и четвертому вариантам на фиг. 4— то же, электрическая схема; на фиг. 5 - устройство по пятому ва5

10 рианту; на фиг ° 6 — то же, электрическая схема.

Первый и второй варианты (фиг. 1) содержат элемент оперативной памяти, адресный формирователь 2 и дополнительную цепь записи, состоящую из последовательно соединенных первого ключевого элемента 3, элементов энергонезависимой памяти 4 и второго ключевого элемента 5. При этом вход элемента 3 подключен к числовой шине

6, выход элемента 5 соединен с узлом хранения потенциала 1, а вход формирователя 2 подключен или к шине 6 (фиг. 1а), или к выходу элемента 3 (фиг. 1g).

На фиг. 2 представлены примеры конкретной реализации первого и второго вариантов, например, на и -кауО нальных ИДП-транзисторах с использованием статического (фиг. 2о) для потребителя и динамического (фиг. 28) элементов оперативной памяти. В первом случае элемент 1 содержит запоми д нающий транзистор 7, сток которого подключен к шине питания Е> исток к стоку управляющего транзистора 8, имеющему емкостную связь с тактовой шиной 9, а затвор — к истоку управляющего транзистора 8 и затвору транзистора считывания 10, сток которого подключен к шине питания E Адресный формирователь 2 состоит из транзисторов записи 11 и считывания 12, которые подключены к элементу, оперативной памяти 1, а также к числовым и адресным шинам так, как показано на фиг. 2g.

Блоки 1 и 2 составляют ячейку памяти ОЗУ, принцип хранения и обработки оперативной информации в которой заключается в следующем. Информация заносится через адресный транзистор записи 11 на затвор запоминающего транзистора 7 (т.е. в узел Х хранения потенциала 1) в виде некоторого потенциала U1 (логическая единица) или нулевого потенциала цо(логический, ноль) и хранится на указанном затворе с помощью тактового напряжения 0, поступающего на тактовую шину 9 ° Считывание информации производится через транзисторы 10 и 12 в любой момент времени независимо от тактового напряжения 0г .

Для выполнения функций энергонезависимого хранения информации в ячейке памяти ОЗУ имеется цепь записи, состоящая из последовательно соеди1161989 ненных двух ключевых транзисторов

3 и 5 и двухпорогового элемента, например, MHOII-транзистора 4 (фиг.2a).

Вход данной цепи подключен к разрядной шине 6, а выход — к узлу Х хра- 5 нения потенциала 1.

1О

Данная ячейка способна выполнять следующие функции.

1. Работать в качестве ячейки памяти ОЗУ без каких бы то ни было ограничений, присущих энергонезависимой памяти, поскольку элементы энергонезависимого хранения информации вынесены за пределы узлов опе- 15 ративной обработки данных и не влияет на выполнение последними своих исходных функций.

2. Персносить информацию из элемента оперативной памяти в элемент энергонезависимой памяти. Для этого на затвор ранзистора 5 подают напряжение, превышающее на 1-2 В величину его порогового напряжения (тот же результат достигается без подачи напряжения, если ключевой транзистор 5 выполнен со встроенным каналом), и возбуждают напряжением

20-25 в затвор МНОП-транзистора.

Если элемент 1 хранит логический ноль, т.е. близкий к нулю потенциал, 30 то ключевой транзистор 5 будет открыт и при нужном соотношении емкостей узла Х хранения потенциала и затвор МНОП-транзистора область канала ИНОП-транзистора приобретет потенциал, не превышающий 1-2 В.

В результате, поскольку практически все затворное напряжение ИНОП-транзистора падает на его подзатворном диэлектрике, МНОП-транзистор приобретет второе по отношению к исходному логическое состояние с высоким уровнем порогового напряжения, например, 8 В. Если же элемент 1 хранит логическую единицу, т.е. потенциал, превышающий 2В, то транзистор

5 закрыт и практически все напряжение, приложенное к затвору МНОП-транзистора 4, падает в подложке на области пространственного заряда, М

МНОП-транзистор сохраняет свое ис; ходное состояние с низким, например1В, уровнем порогового напряжения.

3. Осуществлять обратный перевод информации из энергонезависимой памяти в оперативную, т.е. производить обратную запись. Для этого вначале через основной адресный формирователь записи, т.е. транзистор 11, обнуляют узел X хранения потенциала

1, затем заряжают шину 6 и затворы транзисторов 3-5 до напряжения порядка 5В. При этом если МНОП-транзистор 4 находится в первом логическом состоянии (с исходным нороговым напряжением 1В), то он, как и ключевые транзисторы, открыт и в элемент оперативной памяти записывается логическая единица, если же MHOII-транзистор находится во втором логическом

:состоянии, то элемент 1 сохраняет свой логический ноль.

Следует подчеркнуть, что при об- ратной записи информация, записанная ранее в MHOII-транзистор, не инвертируется. 4. Производить стирание долговременной информации. Для этого на затвор МНОП-транзистора подают относительно подложки то же напряжение

20-258, что и при записи, но другой полярности.

5. Работать в качестве ячейки памяти электрически репрограммируемого полупостоянного запоминающего устройства (ППЗУ). При этом ППЗУ приобретает важное преимущество по сравнению с классическим ППЗУ: время. его программирования уменьшается во столько раз, какова информационная емкость ППЗУ. Например, для емкости

16Кбит х 1 запись производится быстрее в 1,6 10 раз. Это становится

Ф возможным, поскольку все МНОП-транзисторы накогителя могут программироваться одновременно.

Таким образом, опгсанная ячейка памяти пригодна для построения накопителя, способного выполнять целый ряд функций: работать в составе ОЗУ и/или ППЗУ, сохранять информацию

ОЗУ после отключения питания, запоминать промежуточную информацию ОЗУ, содержать энергонезависимую электрически сменяемую подпрограмму и др.

Дальнейшее удобство накопителя

ЭОЗУ обеспечивает использование в ячей-, «е вместо одного МНОП-транзистора, как показано на фиг. 2а, группы параллельно соединенных MHOII-транзисторов (или группы дополнительных цепей записи), затворы которых подключены к различным программирующим шинам. Тогда каждый из них может хранить независимо друг от друга информацию, и появляется возможность оргаi!61989 низовать работу накопителя, например, таким образом, чтобы одна группу

MH0II-транзисторов была в резерве на случай аварийного отключения питания для сохранения информации ОЗУ, а вто- 5 рая и остальные — для выполнения других перечисленных функций долговременной памяти.

Если затворы ключевых транзисторов 3 и 5 подключить к управляющим шинам, обеспечивающим в накопителе адресацию каждой ячейки памяти, например, так, как показано на фиг, 2а, то возможно избирательное программирование энергонезависимой памяти и обратной записи в произвольно выбранной ячейке накопителя. При этом возможно существенное повышение (практически до бесконечности) числа циклов обратной записи, если в ка- 20 честве двух устойчивых состояний элемента 4 энергонезависимой памяти испольэовать состояния со встроенным и индуцированным каналом элемента, а обратную запись .производить 25 при нулев м потенциале на его затворе.

Ячейка ЭОЗУ может также базироваться на динамическом элементе оперативной памяти, например, на ем" З0 кости (фиг. 2Б). В таком исполнении схема ячейки имеет минимальное чис-" ло активных компонентов и шин, т.е. пригодна для создания ИС ЭОЗУ большйх информационных емкостей (порядка 10 бит), но она обладает существенным недостатком: программирование. долговременной памяти нельзя произ— водить во время регенерации оперативной информации на запоминающей емкости. С этой точки зрения предпочтительнее применять статические и квазиВтатические ячейки памяти ОЗУ, а для уменьшения числа компонентов схемы и снижения количества шин целесообразно использовать в качестве ключевых элементов в дополнительной цепи записи те транзисторы, .которые входят в состав элемента оперативной памяти и адресного формирователя записи-считывания и могут принять на себя дополнительные функции.

В частности, таким вариантом является ячейка памяти по фиг. 3, в которой в качестве второго ключевого элемента 5 использован аналогичный элемент, входящий в состав элемента 1, например управляющий транзистор 8 из описанной выше ячейки по фиг. 2g. Тогда ячейка может быть упрощена количественно до пяти транзисторов и пяти шин (см. фиг. 4), но благодаря исключению транзисторов считывания 10 и 12 становится квазистатической.

По аналогичному же принципу может быть упрощена и ячейка памяти, содеп-, жащая отдельно адресный формирователь записи и адресный формирователь считывания. Здесь целесообразно адресный формирователь считывания 2 одновременно использовать и в качестве первого ключевого элемента..

При этом, если адресный узел записи соединен непосредственно с узлом Х хранения потенциала 1, то необходимо ввести ключевой элемент 5 между выходами элемента 3 и элементы 4 энергонезависимой памяти (см. фиг.5 и 6).

Техника-экономическое преимущество предлагаемой ячейки памяти заключается в повышении быстродействия .за счет исключения затрат времени на регенерацию.

116!989

Фиг. 2

11б!989

Составитель Г. Бородин

Редактор М.Циткина Техред Л.Микеш Корректор В. Бутяга

Эаказ 3974/53 Тираж 584 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4