Буферное запоминающее устройство

 

БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее элемент ИЛИ, первую группу элементов ИЛИ, выходы которых подключены к входам элемента ИЛИ, элемент задержки и блок памяти, состоящий из групп регистров слова, группы триггеров, второй группы элементов ИЛИ и первой группы элементов задержки, выходы которых соединены с первыми управляющими входами регистров слова первой группы, группы элементов И, первые входы которых подключены к выходам регистров слова второй группы, и группы формирователей сигналов записи, первые входы которых являются одними из информационных входов устройства , отличающееся тем, что, с целью расширения функциональных возможностей устройства за счет фиксации момента времени поступления информации и обеспечения независимой записи информации по каждому из нескольких входов, в устройство введены дополнительные блоки памяти, таймер, генератор импульсов, формирователь одиночного импульса, распределитель пачек импульсов и распределители уровней напряжения , одни из входов которых соединены с выходами распределителя пачек импульсов, первый вход которого и вход элемента задержки подключены к выходу генератора импульсов , другие входы распределителей уровней напряжения, второй вход распределителя пачек импульсов, входы генератора импульсов , формирователя одиночных импульсов и таймера объединены и являются установочным входом устройства, информационным и тактовым входами котороло являются соответственно выход элемента ИЛИ и выход элемента задержки, при этом в каждый блок памяти введена вторая группа элементов задержки, выходы которых соединены с первыми входами элементов ИЛИ второй группы, выходы которых подключены к первым входам триггеров группы, вторые входы которых и вторые управляющие входы регистров слова первой группы соединены с выходами формирователей сигналов записи группы, первые входы которых соединены с первыми информационными входами регистров слова первой группы, выходы кото рых подключены к информационным входам регистров слова второй группы, входы блокировки которых соединены с выходами триггеров группы и входами элементов задержки первой группы, причем входы элементов задержки второй группы и вторые входы элементов И группы подключены к соответствующим выходам распределителей уровней о: напряжения, выходы элементов И группы ;о соединены с соответствующими входами элементов ИЛИ первой группы, вторые информационные входы регистров слова первой группы и вторые входы формирователей СХ) сигналов записи подключены к выходу таймера , третьи управляющие входы регистров слова первой группы и вторые входы элементов ИЛИ второй группы соединены соответственно с выходом и входом формирователя одиночных импульсов, при этом в каждом дополнительном блоке памяти первые входы формирователей сигналов записи являются другими информационными выходами устройства .

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (Ю4 G ll С9/00

КР (,- яррт.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

1 Лцд

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3697809/24-24 (22) 03.02.84 (46) 23.07.85. Бюл. № 27 (72) А. А. Протасеня (53) 681.327 (088.8) (56) Авторское свидетельство СССР № 1030855, кл. G 11 С 19/00, 1982.

Авторское свидетельство СССР № 1109798, кл. G 11 С 19/00, 1983. (54) (57) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ

УСТРОЙСТВО, содержащее элемент ИЛИ, первую группу элементов ИЛИ, выходы которых подключены к входам элемента ИЛИ, элемент задержки и блок памяти, состоящий из групп регистров слова, группы триггеров, второй группы элементов ИЛИ и первой группы элементов задержки, выходы которых соединены с первыми управляющими входами регистров слова первой группы, группы элементов И, первые входы которых подключены к выходам регистров слова второй группы, и группы формирователей сигналов записи, первые входы которых являют ся одними из информационных входов устройства, отличающееся тем, что, с целью расширения функциональных возможностей устройства за счет фиксации момента времени поступления информации и обеспечения независимой записи информации по каждому из нескольких входов, в устройство введены дополнительные блоки памяти, таймер, генератор импульсов, формирователь одиночного импульса, распределитель пачек импульсов и распределители уровней напряжения, одни из входов которых соединены с выходами распределителя пачек импульсов> первый вход которого и вход элемента задержки подключены к выходу генератора импульсов, другие входы распределителей уровней напряжения, второй вход раслределите„.Я0„„1169018 A ля пачек импульсов, входы генератора импульсов, формирователя одиночных импульсов и таймера объединены и являются установочным входом устройства, информацион- ным и тактовым входами котороло являются соответственно выход элемента ИЛИ и выход элемента задержки, при этом в каждый блок памяти введена вторая группа элементов задержки, выходы которых соединены с первыми входами элементов ИЛИ второй группы, выходы которых подключены к первым входам триггеров группы, вторые входы которых и вторые управляющие входы регистров слова первой группы соединены с выходами формирователей сигналов записи группы, первые входы которых соединены с первыми информационными входами регистров слова первой группы, выходы которых подключены к информационным входам регистров слова второй группы, входы блокировки которых соединены с выходами триггеров группы и входами элементов задержки первой группы, причем входы элементов задержки второй группы и вторые входы элементов И группы подключены к соответствующим выходам распределителей уровней напряжения, выходы элементов И группы соединены с соответствующими входами элементов ИЛИ первой группы, вторые информационные входы регистров слова первой группы и вторые входы формирователей сигналов записи подключены к выходу таймера, третьи управляющие входы регистров слова первой группы и вторые входы элементов ИЛИ второй группы соединены соответственно с выходом и входом формирователя одиночных импульсов, при этом в каждом дополнительном блоке памяти первые входы формирователей сигналов записи являются другими информационными выходами устройства.

1169018

Изобретение относится к вычислительной технике, в частности к регистровым запомикаюгцим устройствам.

Целью изобретения является расширение функциональных возможностей устройства за счет фиксации момента времени поступлек«я информации и обеспечения независимой записи информации по каждому из нескольких входов.

На чертеже изображена функциональная схема «редложенкого устройства.

Устройство содержит таймер 1, генератор 2 им«ульсов, распределитель 3 пачек импульсов, распределители 4 уровней напряжения, первую группу элементов ИЛИ 5. элемент ИЛИ 6, формирователь 7 одиночного импульса и блоки 8 памяти, каждый из (7д, ".:((!(т е1;в ". 9 и вторую 10 гру(шы регистров слова, группу триггеров

11, в; ру;О груil!Ih элементов ИЛИ 12, груп((у э, xfefi f of! И 13, ф017мирователь 14 си гкалов за(!«О7(, первую 15 и вторую 16 группы э.(е,ie;I;-Ов задержки. Устройство содержит такж» э..:.-i«III 17 задержки. Г1ри этом обоз«ачспы уста«овочкый 18 и информационные

19 входы, и((ф(7р v7ациоккый 20 и тактовый 21 выходв! устройства.

Число элемектов ИЛИ 5 в группе, число рис«редел«телей 4 уровней напряжения и ч«с. О (7х(7дов элементов ИЛИ 6 равно каждое числу выходов распределителя 3 пачек

«мкульсов. Число блоков 8 памяти равно числу распределителей 4 уровней напряжения, а -I(сло формирователей 14 в каждом б!((7к(8 камя-.«, число регистров 9 и 10 слова, .(17«пг»77ов 11, элементов ИЛИ 12, элемекг(7в И 13 «элементов 15 и 16 задержки, в каж,((7й гру«ке равно числу выходов раскредел«7,ля 4 уровней напряжения.

Устройство работает следующим обраЗОМ.

Г;.еред началом работы по переднему фронту II(I(7/ bcHoco сигна ia c6poca, постуl!« .. "o Вa вход 18, устанавливаются в исх к, !Ое положение таймег 1, распределитель

:;: ..:;:: предел«тели 4, запускается формирогa I»ëü 7 и чепез э.7»(((е((т(! ИЛИ 12 сбрасываютс .; «ггеры 11.

Рас(717еде.(«те»(ь 3 формирует пачк«имfl (".:,c(7!7;f::. мкул,(AB, поступа(ощих От гекеОр; ... « " - » II7» .Ог(яет «х последовательIIo « .7 сВОи вь .,О ям с. (ев!! (а((равО (!la к(77((д(,ffi Вы.;О О.(!;у очередl ую ((ачку «м-!

7у!7ьс(7:!» ч«(.(О",! «и; ульсов «.пачке, ка едлII«1. у б!:7,.(В(и((7! -шсла выходов распределителя —. О к« .!»I! I!of с выходом распределител,!, 7« (см fl:.7c.iåäíèé импульс. каждой

::.;: (,! 7(м!!,.!.,(ОВ, ПОСтУПГЦОШЕй ЧЕРЕЗ ПРЕ,ll,c ц7:: вв,",7. ; 17< с;(ределите!(я 3, совг!а«нег il;; 17(."м,. В«с первым им((улье(7м пачки км;(улв ОВ, (го»тукающей через последуюll!«fl ((! !х(I распре; елитсля 3. Таки vl образом, установкой в исходное положение распределителя 3 является установка его на первый слева выход.

Каждый из распределителей 4 формирует на каждом своем выходе из поступающей пачки импульсов от распределителя 3 прямоугольный импульс, передний фронт которого совпадает с передним фронтом соответствующего этому выходу импульса пачки, 10 а задний фронт совпадает с передним фронтом следующего импульса этой пачки и одновременно с передним фронтом прямоугольного импульса на следующем (слева направо) выходе этого же распределителя 4.

Таким образом, с поступлением пачки импульсов на каждом слева направо выходе распределителя 4 поочередно появляется один импульс с длительностью, равной расстоянию между соседними импульсами пачки„по заднему фронту последнего импульса этой же пачки импульсов распределитель 4 устанавливается в исходное положение, при котором на всех его выходах отсутствуют сигналы.

Формирователь 7 по переднему фронту сигнала сброса формирует одиночный импульс, передний фронт которого задерживается относительно переднего фронта сигнала на время, большее времени установки в исходное (нулевое) положение таймера 1, а также и на время, большее времени снятия сигнала блокировки с первого управляющего входа каждого регистра 9 после сброса одноименного с этим регистром 9 триггера

ll по переднему фронту этого же сигнала сброса.

Задний фронт одиночного импульса с вы35 хода формирователя 7 появляется раньше, чем задний фронт соответствующего ему сигнала сброса, на время, большее времени задержки любого регистра 10, т. е. интервала времени между появлением информации на информационном входе регистра 10 и на его выходе плюс время задержки переписывания этой информации на выход соответствующего регистра 9.

По переднему фронту сигнала с выхода формирователя 7, поступающего на третий управляющий вход каждого регистра 9, в каждый регистр 9 записывается параллелькый двоичный код первоначальной информации, присутствующей на его втором информационном входе, и параллельный двоичный код первоначальной информации, присутствующей на его первом информационком входе (нулевое значение момента времени с выхода таймера 1),:а по заднему фронту этого импульсного сигнала вся информация в каждом регистре 9 переписывается ка его выход (таким образом, информация, записанная в любом из регистров 9, всегда присутствует на его выходе). С выхода регистра 9 информация поступает на

1!69018 вход одноименного регистра 10 и через его время задержки появляется на его выходе.

После этого по заднему фронту этого же сигнала сброса (по переднему фронту которого формирователь 7 сформировал импульс), запускаются таймер 1 и генератор 2.

Таким образом, длительность импульса сигнала сброса выбирается с учетом временных задержек логических элементов, из которых изготовляется устройство, и времени полного выполнения описанных процессов.

Генератор 2 импульсов формирует непрерывную периодическую последовательность одинаковых прямоугольных импульсов, скважность и период которых выбираются минимальными с учетом временных задержек элементов, из которых изготовляются распределители 3 и 4.

Информация, представленная параллельным двоичным кодом (не в виде кодовых импульсов, а в виде уровней напряжения), поступает на вход 19 регистра 9 и вход формирователя 14 какого-либо из блоков 8 памяти. При изменении любого информационного уровня напряжения (с нуля на единицу или с единицы на нуль) на входе

19 формирователь 14 формирует одиночный импульс записи, который появляется на его выходе только сразу же после изменения младшего разряда (с нуля на единицу или с единицы на нуль) параллельного двоичного кода текущего времени (также представленного в виде уровней напряжения), поступающего с выхода таймера 1.

По переднему фронту импульса записи, поступающего на второй управляющий вход регистра 9 и вход триггера 11, информация, представленная информационным словом, содержащим параллельный двоичный код изменившейся информации и параллельный двоичный код момента времени, когда произошло изменение этой информации, записывается в регистр 9, а по заднему фронту этого же импульса записи переписывается на его выход. При этом по переднему фронту этого же импульса записи перебрасывается триггер 11, формируя сигнал блокировки, запрещающий запись информации в регистр 10 и поступающий через элемент

15 задержки, где задерживается на время записи информационного слова в этот регистр 9, на первый управляющий вход регистра 9, блокируя запись в него очередной информации (для того, чтобы не потерять первоначально изменившуюся информацию).

Точность момента времени изменения кода информации определяется младшим разрядом параллельного двоичного кода момента текущего времени, поступающего с выхода таймера 1, и может достигать несколько наносекунд или нескольких десятков н а н осекунд.

При считывании информационного слова выхода регистра 10 с выходов распределителей 4 импульсы поочередно поступают на входы элементов И 13, которые поочередно открываются (сверху вниз), и информа ция поочередно с выходов регистров 10 через соответствующие элементы ИЛИ 5 и затем через элемент ИЛИ 6 поступает на выход 20 устройства.

При этом каждое информационное слово на выходе 20 представлено параллельным двоичным кодом, содержит код информации и код времени поступления этой информации в устройство и может сопровождаться соответствующим тактовым импульсом, 25 поступающим с выхода генератора 2 через элемент 17 задержки на выход 21.

При считывании импульс с выхода распределителя 4 поступает также через элемент 16 задержки (где задерживается на время, равное длительности этого импульса) и через элемент ИЛИ 12 на вход триггера 11, сбрасывая по своему переднему фронту сигнал блокировки с его выхода, в результате чего в регистр 10 может записаться новая изменившаяся информация с выхода регистра 9 (если таковая имеется), а регистр 9 подготовлен для принятия следующего информационного слова.

Таким образом, при изменении информации на каком-либо из входов 19 эта из40 менившаяся информация вместе с кодом момента текущего времени, когда произошло это изменение информации, записывается в регистр 9 соответствующего блока 8, а периодическое последовательное считывание

45 информационных слов из регистров 10 происходит независимо от записи информации в устройство, что исключает потерю информации внутри устройства.

1169018

Редактор И. Николайчук

Заказ 4620/46

Составитель В. Гордонова

Техред И. Верес Корре кто р О. Лу ro вая

Тираж 584 Подписное

ВНИИПИ Государственного комитета СССР по делам Изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», r. Ужгород, ул. Проектная, 4

Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство 

 

Похожие патенты:

Изобретение относится к ПЗУ Х-конфигурации

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к устройству для создания отрицательного высокого напряжения, которое требуется, например, для программирования электрически стираемой программируемой постоянной флэш-памяти

Изобретение относится к схеме для генерации отрицательных напряжений с первым транзистором, первый вывод которого соединен с входным выводом схемы и второй вывод которого соединен с выходным выводом схемы и вывод затвора которого соединен через первый конденсатор с первым выводом тактового сигнала, со вторым транзистором, первый вывод которого соединен с выводом затвора первого транзистора, второй вывод которого соединен со вторым выводом первого транзистора и вывод затвора которого соединен с первым выводом первого транзистора и со вторым конденсатором, первый вывод которого соединен со вторым выводом первого транзистора, а второй вывод которого соединен со вторым выводом тактового сигнала, причем транзисторы являются МОП-транзисторами, выполненными, по меньшей мере, в одном тройном кармане (Triple Well)

Изобретение относится к средствам, обеспечивающим возможность адресации в устройстве, содержащем один или более объемных элементов

Изобретение относится к устройству хранения данных, к способу осуществления бездеструктивного считывания данных и способу придания поляризации парам субъячеек памяти

Изобретение относится к игровым системам и, в частности, к способам и средствам, позволяющим определять местоположение игрового устройства в казино

 

Наверх