Делитель частоты следования импульсов с переменным коэффициентом деления

 

ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ С ПЕРЕМЕЕ НЫМ КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ, содержащий два последовательно соединенных счетчика имлульсов , разрядные входы первого из которых соединены через коммутатор с соответствующими разрядньми выходами второго счетчика нмпульсов, и элемент И, отличающийся 1СЕСОЮЗЯАЯ |9 ПАТЕНТНО ТЕХНИЧЕС5ГДЯ Е1БЛ801Г1 тем, что, с целью повышения надежности при одновременном расширении диапазона рабочих частот, в него введены два ЗК-триггера, счетные входы которых соединены с первым входом злемента И и входной шиной, R-входы - со счетным входом второго счетчика импульсов, прямой выход первого 1К-триггера соединен с Jи К-входами второго ПК-триггера и входом разрешения коммутатора, а инверсный выход - с вторым входом элемента И, причем инверсгаШ выход второго ПК-триггера соединен с Ли К-входами первого 1К-триггера, а выход элемента И подключен к счетО ) ному входу первого счетчика импульсов .

СОЮЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ .

РЕСПУБЛИК (5Ц4 Н 03 K 23/00 зсисощщщ АТацщ тиин кад г 1

В®ИВ979н

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ H30EPETEHHA H 0THPblTHH (21) 3473486/24-21 (22) 15. 04,82 (46) 30.07.85. Бюл. Р 28 (72) Б.Г. Шарипов (53) 621.374.44(088.8) (56) Авторское свидетельство СССР

Р 439925, кл. Н 03 К 23/04; 1972.

Авторское свидетельство СССР

В 510000, кл. Н 03 К 23/00, 1974. (54)(57) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ

ИМПУЛЬСОВ С HEPEMEHHbN КОЭФФИЦИЕНТОМ

ДЕЛЕНИЯ, содержащий два последовательно соединенных счетчика импульсов, разрядные входы первого из которых соединены через коммутатор с соответствующими разрядными выходами второго счетчика импульсов, и элемент И, отличающийся

„„SU„„> ЛО608 А тем, что, с целью повышения надежности при одновременном расширении диапазона рабочих частот, в него введены два ZK-триггера, счетные входы которых соединены с первым входом элемента И и входной шиной, R-входы — со счетным входом второго счетчика импульсов, прямой выход первого 1К-триггера соединен с Хи К-входами второго г.К-триггера и входом разрешения коммутатора, а инверсный выход — с вторым входом элемента И, причем инверсный выход второго ZK-триггера соединен с Ли К-входами первого XK-триггера, а выход элемента И подключен к счетному входу первого счетчика импульсов.

1170608

Составитель О. Кружилина

Редактор И. Касарда Техред Т.Фанта Корректор B. Синицкая

Заказ 4715/54 Тираж 872 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, И-35, Раушская наб., д. 4/5

Филиал ППП "Патен " г. Ужгород, ул. Проектная, 4

Изобретение относится к импульсной технике и может быть использовано в цифровых устройствах систем автоматики и вычислительной техники.

Цель изобретения — повышение надежности при одновременном расширении диапазона рабочих частот °

Па чертеже представлена структурная схема предлагаемого делителя, Делитель содержит два последовательно соединенных счетчика 1 и 2 импульсов, разрядные входы первого иэ которых соединены через коммутатор 3 с соответствующими разрядными выходами второго счетчика 2 импульсов, элемент И4 и два IK-триггера

5 и б, счетные входы которых соединены с первым входом элемента И4 и входной шиной, R-входы — со счетным входом второго счетчика 2 импульсов прямой выход первого IK-триггера 5 соединен с I- и К-входами второго

1:К-триггера 6 и входом разрешения коммутатора 3, а инверсный выход— с вторым входом элемента И4, инверсный выход второго IK.-триггера 6 соединен с I- и К-входами первого

ТК вЂ” триггера 5, при этом выход элемента И4 подключен к счетному входу первого счетчика 1 импульсов.

Делитель работает следующим образом.

Импульсы, подлежащие счету, через элемент И4 проходят на вход первого счетчика 1. При поступлении п-ro импульса (n — коэффициент пересчета первого счетчика) на выходе старшего разряда данного счетчика появляется положительный уровень сигнала, который записывается во второй счетчик

2 и разрешает счет по входу тпиггерам 5 и б. При поступлении импульса на объединенные входы IK-триггеров изменяется состояние выходов триггера 5, т.е. на инверсном выходе появт ляется низкий уровень напряжения, который запрещает прохождение счетных импульсов через элемент 4 на вход первого счетчика 1, на прямом выхоt0. де появляется сигнал положительной полярности, который разрешает счет

IK-триггеру 6 и коммутатору 3. В этот момент времени содержимое счетчика 2 записывается в счетчик 1.

Поступление счетного импульса на с обетные входы триггеров 5 и б изменяет состояние IK-триггера 6, инверс ный выход которого шунтирует I- u

К-входы триггера 5 и изменяет его состояние, т.е. на инверсном выходе имеется сигнал логического ".0". Ири этом коммутатор 3 и IK-триггер б закрыты. IK-триггер 5 возвращается з исходное состояние, а IK-триггер б принимает другое положение и изменить его состояние можно то.-.ьк." после изменения сигнала на выходе старшего разряда счетчика

Введение в схему двух IK-триггеров позволяет исключить сбои в счете первого счетчика, т.е. повысить надежность и расширить диапазон рабочих частот, так как время задержки

35 определяется IK-триггерами, которые по счетному входу управляются частотой пересчета, в результате чего максимальная частота пересчета ограничивается только верхней граничной частотой IK-триггеров.