Сумматор-вычитатель
СУММАТОР-ВЫЧИТАТЕЛЬ, содержащий восемь троичных логических элементов , причем первый вход первой группы первого троичного логического элемента соединен с входом первого слагаемого сумматора-вычитателя, выход первого троичного логического элемента соединен с первым и вторым входами первой группы второго и с первым входом первой группы третьего троичных логических элементов, первый вход второй группы первого и первый вход первой группы четвертого троичных логических элементов соединены с входом второго слагаемого сумматора-вычитателя, выход третьего троичного логического элемента соединен с первым входом первой группы пятого троичного логического элемента , выход которого подключен к первому , входу второй группы шестого троичного логического элемента, выход которого соединен с первым входом второй группы второго троичного логического элемента, выход четвертого троичного логического элемента соединен с первым входом первой группы седьмого троичного логического элемента , первый вход второй груп-, пы которого подключен к выходу восьмого троичного логического элемента, первый вход первой группы которого соединен с шиной сброса сумматора-вычитателя , отличающийся тем, что, с целью прощения конструкции и повышения быстродействия второй вход второГ; группы первого троичного логического элемента соединен с выходом пятого троичного логического элемента , второй вход первой группы которого подключен к выходу седьмого и к второму входу первой группы четверто (Л го троичных логических элементов, выход второго троичного логического с элемента соединен с выходом суммы сумматора-вычитателя, второй вход первой группы третьего троичного логического элемента соединен с выходом восьмого троичного логического элемента, первый вход первой группы которого соединен с первым входом ч второй группы третьего троичного логического элемента, второй вход с: второй .группы которого подключен к первому входу второй группы четвертого , к первому входу первой группы шестого троичньк логических элементов и к тактовой шине сумматоравычитателя , вторые входы первой и второй групп шестого троичного логического элемента соединены соответственно с первым входом первой группы первого и с первым входом первой группы четвертого троичных логических элементов, вторые входы первой и второй групп седьмого троичного логического элемен
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН (19) (1)) А (51)4 С 06 1 7/50
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ВСБСОВ
1д
ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3714970/24-24 (22) 21.03.84 (46) 07,08,85. Бюл. У 29 (72) С.И.Шаронатов (53) 681.325.5(088 ° 8) (56) Анторское свидетельство СССР
N - 1001088, кл. С 06 Г 7/50, 1981.
Ферритовые логические элементы и узлы информационных систем./Под ред.
Т.Н.Соколова и Ф.А.Васильева. — Л.:
ЛВИКА им. A.Ô.Ìoæàéñêoão, 1970, с. ?03-205, рис. 4.71а. (54) (57) СУММАТОР-ВЫЧИТАТВЛЬ, содержащий восемь троичных логических элементов, причем первый вход первой группы первого троичного логического элемента соединен с входом первого слагаемого сумматора-нычитателя, выход первого троичного логического элемента соединен с первым и вторым входами первой группы второго и с первым входом первой группы третьего троичных логических элементов, первый вход второй группы первого и первый вход первой группы четвертого троичных логических элементов соединены с входом второго слагаемого сумматора-вычитателя, выход третьего троичного логического элемента соединен с первым входом первой группы пятого троичного логического элемента, выход которого подключен к первому. входу второй группы шестого троичного логического элемента, выход которого соединен с первым входом второй группы второго троичного логического элемента, выход четвертого троичного логического элемента соединен с первым входом первой группы седьмого троичного логического элемента, первый вход второй группы которого подключен к выходу восьмого троичного логического элемента, первый вход первой группы которого соединен с шиной сброса сумматора-нычитателя, отличающийся тем, что, с целью упрощения конструкции и повышения быстродействия второй вход второй группы первого троичного логического элемента соединен с выходом пятого троичного логического элемента, второй вход первой группы которого подключен к выходу седьмого и к
8 второму входу первой группы четвертого троичных логических элементов, выход второго троичного логического элемента соединен с выходом суммы С сумматора-вычитателя, второй вход первой группы третьего троичного логического элемента соединен с выходом восьмого троичного логического элемента, первый вход первой группы которого соединен с первым входом второй группы третьего троичного логического элемента, второй вход второй, группы которого подключен к первому входу второй группы четвертого, к первому входу первой группы шестого троичных логических элементов и к тактовой шине сумматоравычитателя, вторые входы первой и второй групп шестого троичного ло- 3 гического элемента соединены соответственно с первым входом первой группы первого и с первым входом первой группы четвертого троичных логических элементов, вторые входы первой и второй групп седьмогс троичного логического элемен»71782 та соединены соответственно с первым входом первой группы первого троичного логического элемента и с выходом четвертого троичного
Изобретение относится к области вычислительной техники и может быть использовано в вычислительных устройствах и устройствах дискретной автоматики. 5
Целью изобретения является упрощение конструкции и повышение быстродействия сумматора-вычитателя.
На фиг. 1 представлена функциональная схема сумматора вычитателя; на фиг. 2 — временная диаграмма его работы.
Сумматор-вычитатель содержит троичные логические элементы 1-8 и имеет входы 9 и 10 слагаемых; тактовую шину 11, шину 12 сброса, шину
13 управления и выход 14 суммы. На входы 9 и 10 поступают младшими .разрядами операнды, причем "1" представляется сигналом положительной по- 2О лярности, а "0" — отсутствием сигнала. По шине 11 поступают сигналы положительной полярности с тактовой частотой. По шине 12 поступает сигнал положительной полярности (сигнал 25 сброса) во время поступления старших (знаковых) разрядов на входы 9 и 10.
Если на шину 13 подаются сигналы положительной полярности, то сумма- ЗО тор-вычитатель работает в режиме вычитания, т.е. вход 9 является входом уменьшаемого, а вход 10 — входом вычитаемого. Если на шине 13 отсутству|от сигналы, то сумматор-вычитатель З5 работает в режиме суммирования, т.е. входы 9 и 10 являются входами слагаемых. Тактовыми импульсами второй и третьей фаз считывается информация с элементов 1-4 и 5-7, соответственно.
Рассмотрим работу сумматора-вычитателя на примере вычитания из поло.жительного трехразрядного числа
001(+1 < ) отрицательного трехраз- 4 рядного числа 110 (-2 + ). Уменьшаелогического элемента, второй вход первой группы восьмого троичпого логического элемента соединен с шиной управления сумматора — вычитателя . мое число 001 представляется сигналами положительной полярности в первом разряде и отсутствием сигналов во втором и третьем (знаковом) разрядах, Вычитаемое число 110 представляется сигналами положительной полярности во втором и третьем (знаковом) разрядах и отсутствием сигнала в первом разряде.
Во время тактового импульса первой фазы первого такта положительный сигнал (певыый разряд уменьшаемого) с входа 9 подается на первые входы элементов 1 и 3 и вход элемента 6, положительный сигнал через шину 11 подается на входы элементов
„2 и 7 и вход элемента 3, а положительный сигнал через шину 13 подается на вход элемента 4.Импульсом второй фазы с элемента 1 считается положительный сигнал, который подается на вход элемента 5, с элемента 2 считывается отрицательный сигнал,который подается на вход элемента 6, а с элемента 4 считывается положительный сигнал, который подается на входы элементов 6 и 7. Импульсом третьей фазы с элемента 5 считывается положительный. сигнал, который передается на выход 14, образуя первый разряд результата вычитания.
Во время тактового импульса первой фазы второго такта положительный сигнал (второй разряд вычитаемого) с входа 10 подается на входы элементов 1- 3, положительный сигнал через шину 11 подается на .входы элементов 2, 7 и 3, а положительный сигнал через шину 13 подается на вход элемента 4 ° Импульсом второй фазы с элемента 1 считывается отрицательный сигнал, который подается на входы элементов 5 и 7, а с элемента 4 считывается положительный сигнал, который подается на входы элементов 6 и 7. Импульсом третьей фазы с элемента 5 считывается положительный сигнал, который передается на шину 14, образуя второй разряд результата вычитания, а с элемента 7 считывается положительный сигнал, котрый подается на вход элемента 8 °
Во время тактового импульса первой фазы третьего такта положительный сигнал (третий разряд вычитаемого) с входа 10 подается на входы элементов 1-3, положительный сигнал через шину 11 подается на входы элементов 2, 7 и 3, положительный сигнал через шину 12 пода°ется на входы элементов 4 и 7, положительный сигнал через шину 13 подается на вход элемента 4, а с элемента 8 считывается положительный сигнал, который передается на входы элементов 1 и 3. Импульсом второй фазы с элемента 1 считывается отрицательный сигнал, который
71782 4 подается на входы элементов 5 и 7, с элемента 3 считывается отрицательный сигнал, который подается на вход элемента 5, а с элемента 4 считывается положительный сигнал, который подается на входы элементов 6 и 7.
Таким образом, на выход 14 поступает результат вычитания — положи- тельное число +Зш, представленное положительными сигналами в первом и втором разрядах.
Аналогично, в соответствии с фиг. 1 и 2, производится вычитание
15 положительного числа +10 из положительного числа +3 о (такты 4-6) и сложение положительного числа +1 ю с отрицательным числом -1 о (такты 7-9).
Сумматор-.вычитатель позволяет
20 получить алгебраическую сумму и разность чисел, представленных в дополнительном или обратном кодах.
1171782
1б
20
27
Д Ийпуй сы туекс аукого источника пилгания
Зааисд „+ I"
Й Счипчы дание„+1"
° Яааи д„- 7 " Счип ьйание„- 1"
-а Считыоание„д
Фиг. Г
Составитель А.Степанова
Редактор Л.Гратилло Техред О.Ващишина Корректор О.Тигор
Заказ 48б3/40 Тираж 710 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб,, д. 4/5
Филиал ППП "Патент", г ° Ужгород, ул. Проектная, 4
