Накапливающий сумматор

 

НАКАПЛИВАЮЩИЙ СУММАТОР, содержащий комбинационный сумматор, преобразователь прямого кода в обратный , преобразователь знакового разряда , выход которого является выходом знакового разряда накапливающего сумматора , первый злемент НЕ, первый элемент 2И-Ш1И-НЕ, блок памяти, инфор мационные входь разрядов которого соединены соответственно с выходами разрядов комбинационного сумматора, прямые выходы разрядов с первого по N-Й блока памяти (N - разрядность операндов) соединены соответственно с первой группой информш;йонных входов преобразователя прямого кода в обратный, инверсные выходы р азрядов с первого по N-и блока памяти соединены с второй группой информационных входов преобразователя прямого кода в обратный, выходы которого являются информационными выходами накапливающего сумматора тактовый вход которого соединен с входом синхронизации блока памяти, вход знакового разряда накапливающего сумматора соединен с входом первого элемента НЕ и с первым входом первой группы входов первого элемента 2И-ИЛИ-НЕ, первый вход второй группы входов первого элемента 2И-ИЛИ-НЕ, первый вход группы входов которого соединен с выходом первого элемента НЕ, отличающийс я тем, что, с целью сокращения количества оборудования и повышения точности, в него введены дополнительный разряд блока памяти, второй и третий элементы НЕ, второй элемент 2И-ИЛИ-НЕ и преобразователь знака промежуточной суммы, причем первый и .второй информационные входы преобразователя знакового разряда соединены соответственно с вторыми входами первой и второй групп входов первого элемента 2И-ИЛИ-НЕ и с прямым и инверсным выходами дополнительного ю разряда блока памяти, информационный (Л вход которого соединен с входом знакового разряда накапливающего сумматора , первый вход первой группы входов второго элемента 2И-ИЛИ-НЕ соединен с выходом первого элемента 2И-ИЛИ-НЕ, второй вход первой группы входов второго элемента 2И-ИЛИ-НЕ соединен с входом второго элемента НЕ и с входом режима преобразования 4 накапливающего сумматора, выход СО второго элемента НЕ соединен с пер,- to вым входом второй группы входов второго элемента 2И-ИЛИ-НЕ, второй вход второй группы входов которого соединен с первым управляющим входом преобразователя знакового разряда с первым информационным входом преобразователя знака промежуточной суммы и с прямым выходом ()ro разряда блока памяти, инверсный выход которого соединен с вторым управляющим входом преобразователя знакового разряда и с вторым информационяым входом преобразователя знака промежуточной суммы, причем

СОЮЗ СОНЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51) 4

ОПИСАНИЕ ИЭОБРЕТ ч йьлй с

К АВТОРСМОМУ СВИДЕТЕЛЬСТВУ ю

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3696177 j 24-24 (22) 03.02.84 (46) 23.08.85. Бюл. № 31 (72) А.M.Êîíêèí и А.П.Пипкин (53) 681.325(088.8) (56) Патент США № 3633105, кл. 325/42, опублик. 1972.

Заключительный отчет. № гос. регистрации 75067249 1977. (54)(57) НАКАПЛИВА10ШИЙ СУММАТОР, содержащий комбинационный сумматор, преобразователь прямого кода в обратный, преобразователь знакового разря. да, выход которого является выходом знакового разряда накапливающего сумматора, первык элемент НЕ, первый элемент 2И вЂ И-НЕ, блок памяти, инфор мационные входы разрядов которого соединены соответственно с выходами разрядов комбинационного сумматора, прямые выходы разрядов с первого по

Н вЂ” и блока памяти (Й вЂ” разрядность операндов) соединены соответственно с первой группой информационных входов преобразователя прямого кода в обратный, ичверсные выходы разрядов с первого по N -й блока памяти соединены с второй группой информационных входов преобразователя прямого кода в обратный, выходы которого являются информационными выходами накапливающего сумматора тактовый вход которогс соединен с входом синхронизации блока памяти, вход знакового разряда накал. ливающего сумматора соединен с входом первого эпемента НЕ и с первым входом первой группы входов первого элемента 2И-ИЛИ-НЕ, первый вход второй группы входов первого элемента

2И-ИЛИ-НЕ, первый вход группы входов

„„SU„,, 1174921 которого соединен с выходом первого элемента НЕ, о т л и ч а ю щ и йс я тем, что, с целью сокращения количества оборудования и повышения точности, в него введены дополнительный разряд блока памяти, второй и третий элементы НЕ, второй элемент

2И вЂ ИЛИ вЂ и преобразователь знака промежуточной суммы, причем первый и второй информационные входы преобразователя знакового разряда соединены соответственно с вторыми входами первой и второй групп входов первого элемента 2И-ИЛИ-НЕ и с прямым и инверсным выходами дополнительного разряда блока памяти, информационный вход которого соединен с входом знакового разряда накапливающего сумматора, первый вход первой группы входов второго элемента 2И-ИЛИ-НЕ соединен с выходом первого элемента

2И-ИЛИ-НЕ, второй вход первой группы входов второго элемента 2И-ИЛИ-HE соединен с входом второго элемента

НЕ и с входом режима преобразования накапливающего сумматора, выход второго элемента НЕ соединен с пер; вым входом второй группы входов второго элемента 2И-ИЛИ-НЕ, второй вход второй группы входов которого соединен с первым управляющим входом преобразователя знакового разряда

l с первым информационным входом преобразователя знака промежуточной суммы и с прямым BblxopoM (К+1)-го разряда блока памяти, инверсный выход которого соединен с вторым управляющим входом преобразователя знакового разряда и с вторым информацион тым входом преобразователя знака промежуточной суммы, причем

1174921 первые и вторые управляющие входы преобразователей прямого кода в обратный и знака промежуточной сумгьг соединены соответственно с выходами третьего элемента НЕ и второго элемента 2И-ИЛИ-НЕ, выход которого соединен также с входом третьего элемента НЕ, выходы преобразователя знака промежуточной суммы и преобразователя прямого кода s обратный соединены соответственно с входами первого слагаемого комбинационного сумматора, входы второго

Изобретение относится к области вычислительиой техники и может быть использовано как один из узлов специализированных вычнелителей для осуществления математической опе- 5 рации свертки.

Целью изобретения .является сокращение количества оборудования и.повышение точности, На чертеже представлена функциональная схема накапливающего сумматора для случая суммирования пятиразрядных чисел (первый разряд знаковый).

Накапливающий сумматор содержит 15 комбинационный приматор 1, блок памяти, содержащий разряды 2.1 — 2.5 и дополнительный разряд 2.6 преобразователь 3 прямого кода в обратный, преобразователь 4 знакового раз- ур ряда, преобразователь 5 знака промежуточной суммы, элементы 2И-ИЛИ-НЕ 6 и 7, элементы НЕ 8 — 10, вход 11 знакового разряда, информационные входы

129 выход 13 знакового разряда, ин- 25 формационные выходы 14, выход 15 знака промежуточной суммы, вход 16 режима преобразования, тактовый вход

17 и вход 18 нулевого потенциала.

Работа накапливающего сумматора заключается в том, что преобразуется промежуточный результат суммирования и само преобразование производится по совпадению знаков текущего и предыдущего слагаемых. Подсуммиро35 ванне очередного слагаемого к ранее накопленному результату выполняется в следующей последовательности, На слагаемого которого соединены с информационными входами накапливающего сумматора, за исключением входа старшего разряда комбинационного сумматора, который соединен с вхо" дом нулевого потенциала накапливающего сумматора, выход преобразователя знака промежуточной примы соединен с выходом знака промежуточной суммы накапливающего сумматора, выход переноса комбинационного сумматора соединен с входом переноса комбинационного сумматора, вход 16 подается сигнал "1" и состояние управляющих входов преобразователей 3 и 5 определяется результатом сложения по модулю два знаков двух слагаемых: текущего и предыдущего, который выдается. с выхода элемента

2И-ИЛИ-НЕ 6. Очередное слагаемое поступает на входы 11 и 12. На входы элемента 2И-ИЛИ-НЕ 6 поступают. сигналы с разряда 2.6 блока 2, в котором хранится знак слагаемого, подсуммированного на предыдущем интервале времени. При совпадении знаков очередного (текущего) и предыдущего слагаемых на выходе элемента 2И-ИЛИ-НЕ 6 формируется сигнал

"0, а это приводит к тому, что на управляющих входах преобразователей

3,5 устанавливаются сигналы "1" и

"0" соответственно. Прн несовпадении знаков текущего и предыдущего слагаемых на выходе элемента

2И-ИЛИ-НЕ 6 формируется сигнал "1", а на управляющих входах преобразователей 3 и 5 — сигналы "0" и "1" соответственно, Управляющие сигналы воздействуют на преобразователь 3 таким образом, что при наличии сигналов "1" и "0" промежуточный результат, хранящийся в блоке 2, проходит через преобразователь 3 без изменения, а при наличии "игналов "0" и

"1" промежуточный результат передается на выход преобразователя 3 в инверсном виде, Вновь полученное значение промежуточного результата с выхода преобразователя 3 посту.пает на входы сумматора 1, на выход

1174921

Составитель В. Березкин

Редактор Л. Гратилло Техред Т.Фанта

Корректор А.Тяско

Заказ 5201/50 Тираж 710

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Подпи сн ое

Филиал ППП "Патент", г, Ужгород, ул. Проектная, 4 которого, а следовательно, и на информационных входах блока 2 памяти формируется значение нового результата. По сигналу на входе 17 новая сумма и знак текущего слагаемого запоминаются, На следующем временном интервале все операции повторяются.

По окончании цикла суммирования на вход 16 подается сигнал "0".

Формирование управляющих сигналов на входах преобразователей 3 и 5 передается знаку результата, накопленного к концу вычислений в, блоке 2. При отрицательном знаке конечного результата, которому соответствует сигнал "1" на прямой выходе разряда"2,5 блока 2, модульные разряды результата выдаются на выходы 14 в инверсном виде, а при положительном знаке накопленного результата разряды модульной части; результата выдаются беэ инверсии.

Реальный знак окончательного результата формируется на выходе преобразователя 4 по следующей логике. Если знак последнего подсуммированного слагаемого положительный, то на выход энаксзого разряда выдается состояние знака накопленной суммьг. Если знак последнего слагаемого отрицательный, то знак накопленной суммы выдается на выход с инверси10 ей, Погрешность в накопленной сумме н окончательном результате возникает на циклах суммирования, когда промежуточный результат меняет свой знак. Для устранения погрешнос— тей на вход переноса сумматора 1 заведен выход переноса, на котором возникает сигнал "1" только тогда, когда знак промежуточного результата меняется в этом случае во вновь полученный результат добавляется корректирующая единица.