Устройство коммутации
УСТРОЙСТВО КОММУТАЦИИ, содержащее распределитель, выходы которого подключены к входам блока памяти и к управляющим входам первых ключей, входы которых являются входами устройства. а выходы первых ключей объединены и подключены к входу общего ключа, выход которого соединен с информационными входами вторых ключей, выходы которых являются выходами устройства, отличающееся тем, что, с целью сохранения времени коммутации , Б него введены дещифратор и задающий генератор, вход которого является входом запуска устройства и соединен с первым входом распределителя, второй вход которого подключен к выходу задающего генератора и к управляющему входу общего ключа , а выходы блока памяти соединены с входами дещифратора, выходы которого подключены к управляющим входам вторых ключей. (Л ) Ю О5 Зп.
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН
„„SU„„1177926 А (Я)4 Н 04 J 3/00
ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ
ОПИСАНИЕ ИЗОБРЕТЕНИЯ/, ", >g)
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
l (54) (57) УСТРОЙСТВО КОММУТАЦИИ, содержащее распределитель, выходы которого подключены к входам блока памяти и к управляющим входам первых ключей, входы которых являются входами устройства, (21) 3710696/24-09 (22) 11.03.84 (46) 07.09.85. Бюл. № 33 (72) Ю. Б. Коломиец, В. Н. Лужнов, В. Н. Бучин и В. М. Пестриков (53) 621.395.345 (088.8) (56) Авторское свидетельство СССР № 543171, кл. Н 04 Л 3/00, 1976.
Авторское свидетельство СССР № 563732, кл. Н 04 J 3/00, 1977. а выходы первых ключей объединены и подключены к входу общего ключа, выход которого соединен с информационными входами вторых ключей, выходы которых являются выходами устройства, отличающееся тем, что, с целью сохранения времени коммутации, в него введены дешифратор и задающий генератор, вход которого является входом запуска устройства и соединен с первым входом распределителя, второй вход которого подключен к выходу задающего генератора и к управляющему входу общего ключа, а выходы блока памяти соединены с входами дешифратора, выходы которого подключены к управляющим входам вторых ключей.
1177926
Составитель В. Паннцкнй
Редактор Аг. Шандор Техред И. Верес Корректор В. Бутяга
Заказ 5563/54 Тираж 659 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, K — 35, Раушская наб., д. 4/5
Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4
Изобретение относится к технике электросвязи и может использоваться в электронных автоматизированных телефонных станциях и системах цифровой коммутации.
Цель изобретения — уменьшение време5 ни коммутации.
На чертеже приведена структурная схема устройства коммутации.
Устройство содержит распределитель 1, блок 2 памяти, первые ключи 3, общий ключ
4, вторые ключи 5, задающий генератор 6, 10 дешифратор 7, входы 8 устройства, выходы 9 устройства, вход 10 запуска устройства, Устройство коммутации работает следующим образом.
Коммутация входов 8 и выходов 9 устройства осуществляется в соответствии с задаваемой программой. При поступлении единичного сигнала на вход 10 запуска он записывается в распределитель 1 и запускает задающий генератор 6, тактовые им- 20 пульсы с выхода которого поступают на второй вход распределителя 1 и на управляющий вход общего ключа 4.
С приходом первого тактового импульса единичный сигнал появляется на первом выходе распределителя, в результате чего открывается соответствующий первый ключ 3 . Выходные сигналы распределителя 1 адресуют соответствующую ячейку блока 2 памяти, на выходе которого появляются записанные в нем адрес исходящей линии в виде параллельной п-разрядной комбинации, соответствующей номеру и исходящей линии, которая должна быть скоммутирована с выбранной первой входящей линией.
Полученная на выходах блока 2 памяти п-разрядная комбинация считывается дешифратором 7, потенциалом с соответствующего выхода которого открывается соответствующий второй ключ 5н.
Таким образом, через открытые первый ключ 3„, общий ключ 4 и второй ключ 5„ образуется соединительный путь между входом 8 и выходом 9 устройства, соответствующий программе, записанной в блоке 2 памяти.
С приходом второго тактового импульса на второй вход распределителя 1 в нем происходит сдвиг единичного сигнала на второй выход, в результате чего адресуется вто рая ячейка блока 2 памяти, выходной сигнал которого через дешифратор 7 выбирает соответствующий второй ключ 5 и выход 9 устройства. Дальнейшая работа устройства осуществляется аналогично.
