Последовательное устройство для деления чисел в дополнительном коде

 

ПОСЛЕДОВАТЕЛЬНОЕ УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ЧИСЕЛ В ДОПОЛНИТЕЛЬНОМ КОДЕ, содержащее регистр делимого-остатка , регистр частного и узел формирования частного, выход которого соединен с информационным входом регистра частного, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, в него введен узел суммированиявычитания, первый информационный вход которого соединен с выходом регистра делимогоостатка и первым информационньм входом узла формирования частного, второй информационный вход которого соединен с выходом переноса узла суммирования - вычитания, второй информационный вход которого соединен с входом делителя устройства, вход управления сбросом которого соединен с управляющим входом сброса регистра частного и входом блокировки записи регистра делимого-остатка, информационный вход которого соединен с информационным выходом узла суммирования-вычитания , управляющий вход которого соединен с выходом узла формирования частного.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„,,Ä3.82513

А (5!)4 G 06 F 7 52

Д,,: — г,.

: C"

ОПИСАНИЕ ИЗОБРЕТЕНИЯ -. - :;.,-,,:„ „ "

К АВТОРСКОМУ(СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3729203/24-24 (22) 13.02.84 (46) 30.09.85. Бюл. У 36 (72) В.Б.Масленников (53) 681.325.(088.8) (56) Майоров С.А., Новиков Г.И. Принципы органиэации цифровых машин.

Л.: Машиностроение, 1974, с. 304-307.

Машина цифровая вычислительная

ЦВМ 20-7. Техническое описание, ч. 1.

Общие сведения, 6Ф1.700.024 ТО, рис. 1.23, с. 107-110. Приложение.

Альбом иллюстраций, 6Ф1.700.024 ТО.

Приложение 38,39. (54)(57) ПОСЛЕДОВАТЕЛЬНОЕ УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ЧИСЕЛ В ДОПОЛНИТЕЛЬНОМ КОДЕ, содержащее регистр делимого-остатка, регистр частного и узел формирования частного, выход которого соединен с информационным входом регистра частного, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, в него введен

t узел суммирования —. вычитания, первый информационный вход которого соединен с выходом регистра делимогоостатка и первым информационным входом узла формирования частного, второй информационный вход которого соеди нен с выходом переноса узла суммирования — вычитания, второй информационный вход которого соединен с входом делителя устройства, вход управления сбросом которого соединен с управляющим входом сброса регистра частного и входом блокировки записи регистра делимого-остатка, информационный вход которого соединен с информационным выходом узла суммирования-вычитания, управляющий вход которого соединен с выходом узла формирования частного.

1182513 и (2) где Яп,D> — знаки делимого-остатка, получанного в предыдущем цикле, и делителя соответственно.

Из выражения (1) 55

Устройство относится к автома ике и вычислительной технике, а именно к арифметическим устройствам для обработк".. двоичных чисел в дополнительном коде. S

Целью изобретения является упрощение устройс тва.

На чертеже представлена функциональная схема последовательного устройства для делеьия чисел в дополни- 10 тельном коде.

Устройство содержит регистр 1 делимого-остатка (РДО), узел 2.,суммиГ рования- вычитания, узел 3 формирования ,частного, вход 4 делителя устрой- 15 стве, регистр 5 частного (РЧ), вход 6 управления сбросом и блокировки устройства.

РДО 1 предназначен для хранения делимого перед выполнением операции, а также в первом и втором циклах деления и для хранения остатков в последующих циклах.

РЧ 5 предназначен для приема, хранения и сдвига результата операции деления.

Делитель подается на вход 4 из внешнего запоминающего устройства.

Обобщенная структура узла 2 суммирования-вычитания описывается сле- 30 дующими выражениями:

Q.=d О+ );:® с - ч т d 2 ; „) j i(i -1)

0.,-21, 1 и ) 1

° . 135 где Q. — значение i-ro разряда ре3 эультата суммирования либо вычитания;

С1 - функции переноса (заема);. ш — сигнал управления режимом

f 40 суммирования-вычитания.;

d D — значения i ro разряда де1 лимого-остатка и делителя соответственно.

В соответствии,с алгоритмом деле45 ния без восстановления остатка, смыслом переменной m является текущее значение разряда частного, которое определяется исходя иэ алгоритма, иэ следующего выражения:

50 следовательно, т,к. D Q+ (31

Таким образом, формирование текущего разряда частного îñуществляется из соотношения .знака делимого (остатка) и переноса в знаковый разряд, получаемого при суммировании либо вычитании. Так как перенос в знаковый разряд формируется раньше на один такт, чем сам знак, то разряд частно

ro, полученный из выражения (3), является сигналом коммутации режима суммирования в совмещенном узле суммирования-вычитания.

Устройство работает следующим образом.

Перед началом операции деления загружается делимое, а

РЧ 5 обнуляется по сигналам, поступающим на входы управления 6. Одновременно инициируется выборка делителя из запоминающего устройства на входе 4. Выборка делителя производится в дальнейшем в каждом цикле операции; Делимое хранится в РДО

1, а делитель поступает на вход 4 в виде последовательных чисел, представленных дополнительными кодами, младшими разрядами вперед. Знаковый разряд поступает последним.

В первом цикле операции производится суммирование либо вычитание делителя нз делимого в узле-с рования-вычитания 2, при этом,в соответствии с выражением (3), определяется знак частного в узле 3 фор,мирования частного, который записывается в РЧ 5.Запись результата в РДО 1 при этом блокируется и он продолжа-. ет хранить делимое.

Во втором цикле операции начинается собственно процедура деления: делимое и делитель поступают на информационные входы узла суммирования-вычитания 2, а на его управляющий вход поступает значение знака частного из узла 3 формирования частного, полученного в первом цикле.

При этом, если значение знака равно "О", производится суммирование .делимого и делителя, если равно "1"вычитание делителя и делимого в соответствии с выражением (1). В этом

Составитель Е.Захарченко

Редактор М.Циткина Техред С.Мигунова Корректор E.Сирохман

Заказ 6108/48 Тираж 709 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП ".Патент", г. Ужгород,, ул. Проект!!ая, 4 и последующих циклах производится запись oròàòêà в РДО 1, причем,так как узел суммирования-вычитания 2 вносит задержку на один такт, автоматически осуществляется сдвиг остатка влево. Старший разряд частного определяется в конце второго цикла из выражения (3) и в дальнейшем записывается в РЧ 5, который имеет разрядность на единицу большую,чем формат операндов, за счет чего авто82513 4 матически осуществляется сдвиг полученных в предыдущих циклах разрядов частного влево.

Третий и последующие циклы операции осуществляются аналогично второму циклу. Процесс деления продолжается до тех пор, пока не будут сформированы все цифры результата. р Подсчет циклов операции осуществляется в устройстве управления.

Последовательное устройство для деления чисел в дополнительном коде Последовательное устройство для деления чисел в дополнительном коде Последовательное устройство для деления чисел в дополнительном коде 

 

Похожие патенты:

Изобретение относится к радиоэлектронике и может быть использовано в вычислительных устройствах для реализации перемножения страниц операндов с любым сочетанием знаков

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда

Изобретение относится к цифровым умножителям и предназначено для умножения цифрового сигнала (ЦС) на сигнал в форме периодической волны, преимущественно синусоидальной

Изобретение относится к области вычислительной техники и может быть использовано для построения систем передачи и переработки дискретной информации

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых устройств умножения в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых систем, выполняющих операцию деления чисел в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для построения вычислительных систем с повышенной достоверностью выдаваемых данных

Изобретение относится к области устройств обработки, соответствующего программного обеспечения и программных последовательностей, которые выполняют математические операции
Наверх