Устройство для вычисления обратной величины

 

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ОБРАТНОЙ., содержащее вычитатель , треугольную матрицу из (п-2)(п-1)/2 сумматоров и (п-2) (п-1)/2 умножителей (п-разрядность операнда) и преобразователь избыточного кода в д оичньш, причем i-ая строка матрицы (,...,п-2) содержит (n-i-1) сумматоров и (n-i-1) умножителей, первый вход (i, j)-ro умножителя (,...n-2) соединен с входом Ic-ro разряда операнда устройства (... -1), разрядные выходы результата которого соединены с выходами преобразователя избыточного кода в двоичный, вход второго разряда операнда устройства соединен с первым входом вычитателя, выход (i, j)-ro умножителя - с входом первого слагаемого соответствующего (i, j)-ro сумматора, отличающееся , тем, что, с целью повыЛения быстродействия, в него введены (h-2) преобразователей двоичного кода в обратный, причем вход кода значения числа 2 устройства соединен с вторьм входом вычитателя, выход которого соединен с вторыми входами

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИ4ЕСНИХ

РЕСПУБЛИК

15И 4 G 06 F 7/52

ОПИСАНИЕ ИЗОБРЕТЕ

К АВТОРСКОМ У СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3753850/24-24 (22) 14,06.84 .(46) 07.12,85. Бюл, Р 45 (71) Минский радиотехнический институт (72) А.И.Нозик и А.А.Шостак (53) 681.325 (088,8) (56) Карцев М,A. Арифметика цифровых машин. M. 1969. с.532-536 °

Stefanelly Renato. А suggestion

for à high-speed parallel benary

divider, IEEE Tranf Comput 1972, V 21, Р 1, рр 42-55, fig.1,2,11. (54) (57) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ

ОБРАТНОЙ ВЕЛИЧИНЫ, содержащее вычитатель, треугольную матрицу из (n-2)(n-1)/2 сумматоров и (n -2) (n-1)/2 умножителей (n-разрядность операнда) и преобразователь избыточного кода в двоичный, причем 1-ая строка матрицы (1=1...,,п-2) содержит (n — 1-1) сумматоров и (n — 1-1) умножителей, первый вход (i, j)-го умножителя (j=1,...n.-2) соединен с входом 9-ro разряда операнда устройства (k =2,... -1), разрядные выходы результата которого соединены с выходами преобразователя избыточного кода в двоичный, вход второго разряда операнда устройства соединен с первым входом вычитателя, выход (i, j)-го умножителя — с входом первого слагаемого соответсТвующего (i, j)-ro сумматора, о т л и ч а ющ е е с я, тем, что, с целью повы®ения быстродействия, в него введены (n-2) преобразователей двоич„„SU„„1196853 А ного кода в обратный, причем вход кода значения числа "2" устройства соединен с вторым входом вычитателя, выход которого соединен с вторыми входами (1,1)-х умножителей (Р -номера нечетных столбцов матрицы), первым входом преобразователя избыточного кода в двоичный и входом первого преобразователя двоичного кода в обратный, выход которого соединен с вторыми входами (1,m) ûõ умножителей (m-номера четных столбцов матрицы), вход 4-го разряда операнда устройства (4=3,..., n) соединен с входом второго слагаемого { 1,j)-ro сумматора соответственно, выход (i,1)-го сумматора, кроме (n -2,1) -го сумматора, соединен с вторыми входами (i +1, 1)-х умножителей и входом n -ro преобразователя двоичного кода в обратный (г =2..., -2) соответственно, выход (n-2,1)-го сумматора соединен с (n-1)-ым входом преобразователя избыточного кода в двоичный, четные входы которого соединены соответственно с выходами четных преобразователей двоичного кода в обратный, а нечетные входы, кроме первого, соединены с выходами четных сумматоров первого столбца матрицы, выходы

S-ro преобразователя двоичного кода в обратный (5 =2...,,n-3) соединены соответственно с вторыми входами (5,щ)-х умножителей, выход (1,г)-го сумматора соединен с входом второго слагаемого (i +1, r -1)-ro сумматора.

Из условия A Q = 1 находятся выражения для определения значений избыточных цифр обратной величины, Для этого необходимо приравнять значения сумм соответствующих разрядных произведений произведения

A ° Q значениям равновесовых разрядов числа "1", представленного в предлагаемом устройстве следующим образом

1=0, 120000=1 ° 2 +2 ° 2, В результате получим следующую систему уравнений.

aq go

aug 4a@gО= 2> а p +az g +a gî

=0 °

+a5 8<=0;

+а р„+а др0 ° а1= 1, так как выражения для а gq+аг gт з ау g +а д>+а р +а д а4 g5 az к1+аЗ рз+а4 gz

С учетом того, что

Операнд нормализован, 1

Изобретение относится к вычислительной технике и может быть использовано для быстрого вычисления обратной величины и при реализации операции деления.

Целью изобретения, является повышение. быстродействия устройства.

На чертеже представлена структурная схема устройства для вычисления обратной величины (для случая, когда n=p=6, где n — разрядность операнда, р — число избыточных цифр обратной величины), Устройство для вычисления обрат- ной величины содержит треугольную матрицу, состоящую из десяти умножителей 1-10 и десяти сумматоров

11-20, вычитатель 21, преобразова тель 22 избыточного кода в двоичный, четыре преобразователя 23-26 двоичного кода в обратный, вход 27 кода значения числа "2" устройства, вход 28 операнда устройства, выход 29 результата устройства.

Алгоритм вычисления обратной величины заключается в следующем.

Пусть исходный операнд А=О,а а а а а5а6 — нормализованная двоичная дробь, а значение его обратной величины представляется в виде

А о где g -i-я избыточная цифра обратной величины Q (0

196853 1 опеределения значений избыточных цифр обратной величины Q принимают вид рб= 1jу

g, =2-а, g =-(ag++az g,);

g, =- ((aa+a5 g<+aZ gZ ); а 54 3223 р =-(а +а р„+а4р а р +а р ), 10 В устройстве избыточные цифры результата формируются в соответствии с приведенными выражениями, Так, цифра g образуется на выходе вычитателя 21,вход уменьшаемого которого .

15 подключен к входу 27, а вход вычитаемого соединен с входом второго разряда а операнда А, Цифра g> формируется йа выходе преобразователя 24 следующим образом, С помощью умно2р жителя 1 вычисляется значение а2д, которое далее поступает на первый вход сумматора 11, на второй вход которого подается значение третьего разряда а исходного операнда А, На выходе сумматора 11 образуется результат а + aZ р, который отличается только знаком от соответствующего результата в приведенной системе управлений, Преобразователь 24

ЗО изменяет знак этого результата на противоположный, в результате чего на его выходе формируется значение второй избыточной цифры результата

gz= -(ag+azgp) Подобным образом

З5 вычисляются в устройстве значения и других избыточных цифр результата

„3, р4,рЗ, Значение цифры g результатаа всегда равно единице, а поэтому она явно в устройстве не фор40 мируется. Но ее значение обязательно учитывается в преобразователе 22 при формировании окончательного значения обратной величины в,простом двоичном Kope Q =р, р gg g g g5 Ha

45 выходе 29 устройства, Устройство для вычисления обратной величины работает следующим образом, На входе 28 устройства одновре50 менно подаются значения а а а„а а

5 6 пяти младших разрядов исходного операнда А (значение старшего разряда а =1 непосредственно не участвует в формировании избыточных цифр результата и на вход устройства не

55 поступает), Далее последовательно во времени с помощью умножителей

1-10, сумматоров 11-20, преобразователей 23-26, вычитателя 21 формиру29

Составитель Е.Захарченко

Техред М.Надь

Корректор С.Черни

Редактор С.Патрушева

Заказ 7564/47 Тираж 709

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

3 1 ются значения пяти избыточных цифр . результата g g g p p в соответствии

2 3 4 6 с выражениями, приведенными вьппе (сначала формируется значение цифры p,„, потом я и т.д.). Далее значения всех избыточных цифр посту196853 4 пают на соответствующие входы преоб- разователя 22, в котором осуществляется их алгебраическое суммирование и на выходе 29 устройства форми5 руется результат 0=Кд p g p g p

t I 1 в простом двоичном коде.