Устройство для обработки цифровых данных

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) 151)4 Н 03 М 7/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕ П:.НИЙ И ОТКРЫТИЙ (21) 3756536/24-24 (22 ) 19. 06. 84 (46) 23.12.85..Бюл. Ф 47 (71) Уфимский ордена Ленина авиационный институт им. Серго Орджоникидзе (72) Б.Г.ильясов, З.N.Ãàôàðîâ, Ф.Ф.Ишмуратов, 10.С.Кабальнов и P,АЛунасыпов (53 ) 681 . 325 (088. 8) (56) Авторское свидетельство СССР

И 1089571, кл. 6 Об F 5/02, 11.11.82.

Авторское свидетельство СССР

Ф 9.13364, кл. G 06 Г 5/02, 10.07.80. (54)(57 ) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ

ЦИФРОВЫХ ДАННЫХ, содержащее четыре элемента памяти и первый переключатель., переключающий контакт которого соединен с первым входом записи первого элемента памяти, выход которого подключен к входу записи второго элемента памяти, запрещающий вход которого объединен. с первым входом записи,третьего элемента памяти, выход кокоторого соединен с размыкающим контактом первого переключателя, замыкающий контакт которого соединен с выходами второго и четвертого элементов памяти и является выходом устройства, тактовые входы второго, третьего и четвертого элементов памяти соединены с первым тактовым входом устройства, а тактовый вход первого элемента памяти подключен к второму тактовому входу устройства, о т л и— ч а ю щ е е с я тем, что, с целью расширения функциональных возможнос-. тей путем реализации функции полусумматора, в него введен второй переключатель, первый и второй переключающие контакты которого соединены соответственно с выходом первого элемента памяти и вторым тактовым входом устройства, а первый и второй размыкающие контакты соединены соответственно с вторым входом записи и запрещающим входом третьего элемента памяти, запрещающий вход четвертого элемента памяти соединен с выходом пер вого элемента памяти, второй вход записи которого является первым информационным входом устройства, вход записи четвертого элемента памяти объединен с первым входом записи третьего элемента памяти и соединен с вторым информационным входом устройства.

1 200431

Изобретение относится к автоматике и вычислительной технике и может быть использовано при разработке универсальных систем обработки цифровой информации.

Цель изобретения - расширение функциональных возможностей путем реализации функции полусумматора.

На чертеже представлена принципиальная электрическая схема предлагае,мого устройства.

Устройство содержит четыре элемента )-4 памяти и переключатели 5 и 6.

Первый вход 7 записи первого элемента 1 памяти соединен с переключающим контактом 8 переключателя 5, а его выход 9 — с входом 10 записи с второго элемента 2 памяти, запрещающий вход ll которого соединен с первым входом 12 записи третьего элемента 3 памяти, выход !3 которого соединен с размыкающим контактом )4 переключателя 5, замыкающий контакт

15 которого соединен с выходами !6 и 17 соответственно второго 2 и четвертого 4 элементов памяти и с информационным выходом 18 устройства. Тактовые выходы !9 — 21 соответственно второго 2, третьего 3 и четвертого 4 элементов памяти соединены с первым тактовым входом 22 -— устройства. Первый 23 и второй 24 переключающие контакты переключателя 6 соединены соответственно с выходом 9 первого элемента 1 памяти и с с вторым тактовым входом 25 устройства, который, в свою очередь, сое-. динен с тактовьм входом 26 первого элемента 1 памяти. Первый и второй размыкающие контакты 27 и 28 переключателя 6 соединены соответственно с вторым входом 29 записи и с за" прещающим входом 30 третьего элемента 3 памяти. Первый вход 12 записи третьего элемента 3 памяти соединен с входом 31 записи четвертого элемента 4 памяти, запрещающий вход

32 которого соединен с выходом 9 первого элемента 1 памяти. При этом второй вход 33 записи первого элемента

l памяти и вход 31 записи четвертого элемента 4 памяти соединены соответственно с первым и вторым информационнымн входами 34 и 35 устройства.

Элементы )-4 намяли сду кат ддд приема„ ) ранец@я и выдачц у. апре» дФ!)ФнйнФ иРМФН%и ФфФИФПИ ФдЖЖцч ИР=

5 !

О !

В режиме работы "Полусумматор" устройство осуществляет сложение двоичного кода с единицей младшего разряда. Для этого эамьпсаются контакты 8 и 14 переключателя 5 и контак-. ты 23, 27 и 24, 28 переключателя 6.

Перед началом сложения в момент времени 1, все элементы 1-4 памяти уста55 навлнваются в исходное,(1)улевое) состояние (на чертеже для прастоть) схе-: ма устаь)рвк!! "О ))Е Покааана), Д мс-mern 4< ))а )sop, ) ущраФстда цюсту=20

45 формации (бита). Если на вход записи поступает сигнал "!", элемент памяти запоминает информацию путем перехода в новое (единичное) состояние. Данная информация может быть считана с элемента памяти путем подачи сигнала считывания на тактовый вход элемента памяти. При этом

И 11 на его выходе появляется сигнал 1 а сам элемент памяти возвращается в исходное (нулевое)состояние.

Если же в момент записи информации на запрещающий вход элемента памяти также подан сигнал„ записи "1" в элемент памяти не производится.

При наличии-у элемента памяти двух входов записи и запрещающего входа он может быть использован также для реализации логической операции "Конъюнкция". При этом входные переменные на входы записи и тактовый сигнал на запрещающий вход элемента памяти подаются одновременно.

В зависимости от конкретных требований, предъявляемых к устройству для обработки цифровых данных, элементы ламяти могут иметь различное конструктивное выполнение. Они могут быть выполнены, например, на магнитно-диодных элементах. При необходимости снизить требования к стабильности амплитуды и длительности тактовых сигналов возможно использование магнитно-транзисторных элементов . Если же требуются схемы повышенной надежности, способные работать в условиях радиации и значительных изменениях температуры элементы памяти могут быть выполнены на магнитно-магнитных элементах с минимальным числом полупроводниковых приборов и используемых источников постоянного напряжения.

Устройство для обработки цифровых данных работает следующим образом.! 200431 пает единица младшего разряда, которая запоминается в элементе 1 памя-. ти. Одновременно действующий сигнал первого такта на входе 22 устрой- ства не изменяет исходного состояния элементов 2-4 памяти.

В момент t на вход 35 устройства поступает первый разряд двоичного кода, а на его вход 25 — сигнал второго такта. Если первый разряд 10 двоичного кода равен "1", то он запрещает запись в элементе 2 памяти единицы, считанной с элемента 1 памяти. Аналогично сигнал с выхода 9 элемента 1 запрещает запись в элемент 4 15 первого разряда двоичного кода.

Для элемента 3 памяти в такте 1 единичные сигналы поступают на обаего входа L2 и 29 записи. Одновременно тактовый сигнал с входа 25 устрой- 20 ства поступает на его запрещающий. вход 30. Суммарное действие единичных сигналов на входах 12 и 29 оказывается больше, чем действие запрещающего сигнала на входе 30 (т.е. про- . исходит превышение порога, устанавлива емого сигналов запрета), в результате . чего элемент 3 памяти переходит в состояние "I", реализуя тем самым логическую операцию "Конъюнкция". В но.вом такте t эта "1" в качестве сиг30.

1 нала переноса от суммирования двух. единиц по входам полус1!мматора появ ляется на выходе 13 элемента 3 памяти и через контакты 14 и 8 переключателя 5 записывается в элемент I памяти для последующего суммирования с очередньм (вторым) разрядом двоичного кода. При этом сигнал на выходе 18 устройства отсутствует, .так как элементы 2 и 4 памяти не изменяют своего исходного состояния, т.е; первый разряд результата сложения соответствует "0". (При этом и последующих тактах t сигналы на вход 34 не подаются) .

Если второй разряд двоичного кода также равен "1", то в новом такте

t< на вход 35 устройства вновь поступает единичный сигнал, запрещающий запись информации в элемент 2 50 памяти. Аналогично сигналом с выхода 9 элемента 1 запрещается запись информации в элемент 4 памяти. При этом в элемент 3 памяти записывается снова "I" которая в следующем 55 такте 1 в качестве щщщцм пере цоаа зацнеццается в элемент 1 11двщ тд, g вщщдд 8 е11и14ае роя "00 руд как элементы 2 и 4 памяти по- прежнему не изменили своего исходного состояния, Если в третьем разряде двоичного кода будет нуль, то в очередном такте t информация с элемента I памя2 ти перепишется в элемент 2 памяти, но в результате действия тактового сигнала на входе 30 не запишется в элемент 3 памяти. Следующий тактовый сигнал tq на входе 22 устройства считает "1" с элемента 2 памяти, которая поступит на выход 18 устройства (т.е. третий разряд результата сложения будет равен "1"). При этом переноса в старший разряд не будет и элемент памяти 1 сохранит свое состояние "0" и т.д.

Следовательно, устройство при данной коммутации контактов ключей 5 и 6 обеспечивает реализацию функцийполусумматора.

Для работы устройства в режиме преобразования двоичного кода в код

Грея достаточно замкнуть контакты 8 и 14 переключателя 5 и разомкнуть контакты 23, 27 и 24, 28 переключа» теля 6. При этом вход 34 устройства не используется, а на вход 35 при .каждом такте t2 подаются разряды преобразуемого двоичного кода (старшими разрядами вперед). При этом каждый разряд двоичного кода запоминается в элементе 3 памяти, затем в такте t I переписывается в элемент 1 памяти для последующего сложения с очередным разрядом двоичного кода, также поступающим на вход 35 устройства., Разряды кода Грея (старшим разрядом вперед ) снимаются при каждом последующем такте t! с выхода

18 устройства.

Для обратного преобразования кода Грея в двоичный код достаточно замкнуть контакты 8 и 15 переключателя 5 и разомкнуть контакты 23, 27 и 24, 28 переключателя 6. При этом вход 34 устройства также не используется, а на вход 35 при каждом такте t подаются разряды преобразуе2 мого кода Грея старшим разрядом вперед . При каждом последующем такте t< с выхода 18 устройства снимается очередной разряд кода Грея, который также, благодаря обратной связи, запоминается в эд щенте памяти. В следу1ощем так1е рсущрстрляется сложе(прц

Составитель О.Ревинский

Редактор В.Иванова Техред M.Гергель Корректор А,Тяско

Заказ 7879/62 Тираж 871 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4

5 12 ние его со следующим разрядом кода

Грея на элементах 2 и 4 памяти и т.д.

Элемент 3 памяти в этом режиме работы не используется, но сигналы с

00431 6 его выхода 13 могут быть использованы для индикации работы устройства или для передачи информации с входа

35 данного устройства на вход другого устройства,