Устройство для контроля логических узлов

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ УЗЛОВ, содержащее регистр сдвига, выходы которого соединены с входами первого и второго дешифраторов и через соединенные последовательно элемент ИЛИ и первый элемент задержки - с входом второго элемента задержки, таймер, выход которого соединен с входом блока регистрации, выходы первого дешифратора через первый блок элементов И соединены с первой группой входов многоканального анализатора кодов, вторая группа входов которого через второй б.лок элементов И соединена с группой входов устройства, группа выходов которого соединена с выходами второго дешифратора, выходы многоканального анализатора кодов соединены с входами -блока регистрации, о т лич а-юще е с я тем, что, с целью упрощения устройства, в него введены пороговый блок, элемент ИСКЛЮЧАНЩЕЕ ИЛИ-НЕ и два элемента И, причем группа входов устройства соединена через пороговый блок с входом таймера, выходы которого и второго элемента задержки через перс вый элемент И соединены с входом втоS рого элемента И, выходы многоканаль (Л ного анализатора кодов через соединенные последовательно элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ и второй элемент И соединены с входом регистра сдвига, выход элемента ИЛИ - с входом таймера , выход первого элемента задержки - с управляющими входами первого и второго блоков элементов И.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

09) (11) (51)4 G ОЬ F ll 00 (21) 3759310/24-24 (22) 22.06.84 (46) 30.12.85. Бюл. У 48 (71) Таганрогский радиотехнический институт им. В.Д. Калмыкова (72) M.Ä. Скубилин (53) 681. 3 (088. 8), (56) Авторское свидетельство СССР

Ф 1016786, кл. G 06 F 11/26, 1982.

Авторское свидетельство СССР

У.1164708, кл. G 06 F 11./00, 1983. (54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

ЛОГИЧЕСКИХ УЗЛОВ, содержащее регистр сдвига, выходы которого соединены с входами первого и второго дешифраторов и через соединенные последовательно элемент ИЛИ и первый элемент задержки — с входом второго элемента задержки, таймер, выход которого соединен с входом блока регистрации, выходы первого дешифратора через первый блок элементов И соединены с первой группой входов многоканального анализатора кодов, вторая группа входов которого через второй блок элементов И соединена с группой входов устройства, группа выходов которого соединена с выходами второго дешифратора, выходы многоканального анализатора кодов соединены с входами блока регистрации, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, в него введены пороговый блок, элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ и два элемента И, причем группа входов устройства соединена через пороговый блок с входом таймера, выходы которого и второго элемента задержки через перИ вый элемент И соединены с входом вто- Е рого элемента И, выходы многоканального анализатора кодов через соединенные последовательно элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ и второй элемент И соединены с входом регистра сдвига, выход элемента ИЛИ вЂ” с входом таймера, выход первого элемента задержки — с .управляющими входами первого и второго блоков элементов И.

1 1201

Изобретение относится к устройст- вам дискретной автоматики и вычислительной техники, в частности к устройствам контроля и диагностики узлов автоматики и вычислительной техники и может применяться для нужд выход10

20

30

40

50 ного контроля качества выпускаемых микросхем. в процессе их производства.

Цел!ь,.изобретения — упрощение устройства.

На чертеже -.приведена блок-схема предлагаемого .устройства.

Устройство содержит регистр 1 сдвига, элемент ИЛИ 2, блок 3 ре -".- гистрации, дешифраторы 4 и 5, блоки

6 и 7 элементов И, элементы 8 и 9 задержки, многоканальный анализатор

10 кодов, элемент 11 ИСКЛЮЧАЮЩЕЕ

ИЛИ-НЕ, элементы И 12 и 13, таймер

14, пороговый блок 15.

Устройство работает следующим образом.

В исходном состоянии в регистре.

1 единица зафиксирована в первом разряде. По сигналу "Пуск" с входной шины пуска устройства единица из первого разряда регистра 1 сдвигается в его второй разряд, высокий потенциал с выхода регистра 1 поступает на входы элемента ИЛИ 2, блока

3 регистрации и дешифраторов 4 и 5, при этом в блоке 3 фиксируется номер операции контроля, и на выходах элемента ИЛИ 2 и дешифраторов 4 и 5 устанавливаются высокие потенциалы, причем на выходах регистра 4 уста навливается код ожидаемой реакции контролируемого логического узла, а на выходах дешифратора 5 — код стимулирующего воздействия. С дешифратора 4 код ожидаемой реакции поступает на блок 6, а с выходов контролируемого узла код текущей реакции поступает на блок 7 и на блок

15. С элемента ИЛИ 2 высокий потенц ал поступает на таймер 14, что приводит последний в исходное состояние и запускает его, и на вход элемента 8. С задержкой во времени на выходе элемента 8 устанавливает- ся высокий потенциал, который поступает на блоки 6 и 7, при этом на входы анализатора,10 кодов поступает код ожидаемой реакции узла и код текущей реакции узла.

Результат сравнения входных кодов с выходов анализатора 10 поступает на входы блока 3 и на входы элемента 11. В момент равенства амплитуды

840 выходного сигнала с соответствующего выхода узла минимально допустимому значению, определяемому порогом срабатывания сблока 15, на выходе блока 15 устанавливается высокий потенциал, передним фронтом которого устанавливается таймер 14. На первом выходе таймера 14 устанавливается высокий потенциал с момента

его запуска до момента, определяемого допустимым значением длительности переднего фронта реакции узла, а на втором выходе таймера 14 устанавливается высокий потенциал по окончании допустимого значения длительности переднего фронта реакции узла. С выхода элемента 8 высокий потенциал поступает через элемент 9, время задержки которого превышает отрезок времени, необходимый анализатору 10 для сравнения кодов входных величин на вход элемента И !2. На выходе элемента 11 устанавливается высокий потенциал при равенстве потенциалов на его входах и низкий— при неравенстве потенциалов на его входах. На выходе элемента И 12 устанавливается высокий потенциал при

:условии, что на первом выходе таймера 14 — высокий потенциал, т.е. при длительности переднего фронта реакции угла, не превышающей допустимого его значения. При равенстве значений ожидаемого и текущего значения кодов реакции узла, а также если длительность переднего фронта реакции узла не превышает допустимой, т.е. если на данном этапе контроля контролируемый логический узел как по статическим, так и по динамическим характеристикам удовлетворяет требованиям, на выходах элемента

И 13 устанавливается высокий потенциал, которым регистр 1 переводится в следующее состояние, т.е.единица из его предыдущего разряда переводится в следующий. В случае несоответствия контролируемого объекта заданным требованиям по статистическим параметрам на одном из выходов блока 10 сравнения ходов устанавливается высокий потенциал, а на другом низкий, что исключает возможность наличия высокого потенциала на выходе элемента 11, а по динамическим требованиям к моменту прихода переднего фронта импульса высокого потенциала с выхода элемента 9 на первом выходе таймера 14 имеет место

1201840

ВНИИПЯ Заказ 8092/50 Тираж 709 Подписное

Рнлнал ППП "Патент", г.Ужгород, ул.Проектная, 4 низкий потенциал, а на втором выходе высокий, что исключает возможность появления высокого потенциала на выходах элементов И 12 и 13 и на входе сдвига регистра 1.

Устройство останавливается, а в блоке 3 регистрации фиксируется номер контролируемого этапа, знак отклонения статических параметров объекта на данном этапе контроля от допустимого значения и знак динамических параметров. По результатам, зафиксированным блоком 3, номер этапа, значенпе статических и динамических параметров, представляется возможным ставить диагноз технического объекта.

При соответствии контролируемого узла заданным требованиям в регистре

1 произойдет полный цикл сдвига единицы из его первого разряда (по команде "Пуск" ) до его старшего раз1 ряда 1автоматически) и в блоке 10 в

10 конце цикла контроля по всем этапам узла фиксируется значение "Годен".

Цикл контроля с новым узлом может быть повторен.