Оперативное запоминающее устройство с коррекцией ошибок

 

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, предназначенным для использования в системах контроля, управления и т.п. Цель изобретения - повьшение надежности устройства. Устройство содержит накопитель, блоки свертки по модулю два, регистры, группы сумматоров по модулю два, коммутаторы. При записи информации слово, подаваемое на коммутатор, разделяется на два полуслова, для каждого из которых формируется рйзряд четности в блоках свертки по модулю два и вместе с которыми они записываются в накопитель. При считьшании информации происходит коррекция двукратной ошибки при условии, что ошибки находятся в разных полусловах. Коррекция осуществляется при помощи блоков и сумматоров по модулю два. 4 ил.1 табл. § (Л С

СОЮЗ СОВЕТСНИХ

ДФ

РЕСПУБЛИК (19) (11) (51) G 11 С 29/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЭОБРЕ П=НИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Щру

/и (21) 3789540/24-24 (22) 11.09.84 (46) 28.02.86. Бюл.9 8 (72) В.Н.Горшков, В.А.Корнышев и В.П.Невский (53) 681.327(088.8). (56) Патент США N- 3685015,. кл. 340-!46.1, опублик.!972.

Авторское свидетельство СССР

В 1061175 кл. G 11 С 29/00, 1983. (54) ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С КОРРЕКЦИЕЙ ОШИБОК (57) Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, предназначенным для использования в системах контроля, управления и т.п.

Цель изобретения — повышение надежности устройства. Устройство содержит накопитель, блоки свертки по модулю два, регистры, группы сумматоров по модулю два, коммутаторы.

При записи информации слово, подаваемое на коммутатор, разделяется на два полуслова, для каждого из которых формируется разряд четности в блоках свертки по модулю два и вместе с которыми они записываются в накопитель. При считывании информации происходит коррекция двукратной ошибки при условии, что ошибки находятся в разных полусловах. Коррекция осуществляется при помощи блоков и сумматоров по модулю два.

4 ил.! табл.

1215139

Изобретение относится к вычислительной технике„ в частности к запоминающим устройствам.

Целью изобретения является повышение надежности устройства.

На фиг.l изображена функциональная схема предложенного устройства; на фиг.2 и 3 — функциональные схемы наиболее предпочтительных вариантов выполнения первого коммутатора и блока управления соответственно; на фиг.4 — временные диаграммы, поясняющие работу устройства.

Схема включает (фиг.1) информационные 1, управляющие 2, 2 входы и информационные выходы 3 предложенного устройства.

Устройство содержит первыи коммутатор 4, первый 5 и второй 6 блоки свертки по модулю два, накопитель 7> регистры 8-11 с первого по четвертый, первый 12 и второй 13 элементы

НЕРАВНОЗНАЧНОСТЬ, третий 14 и четвертый 15 блоки свертки по,модулю два, первую 16 и вторую 17 группы сумматоров по.модулю два, второй коммутатор 18, блок 19 управления, .первую 20 и вторую 20 группы элементов И.

Схема включает также (фиг.2 и 3 ) управляющий вход 21, информационные входы 22-25 и управляющие входы 26-29 первого коммутатора 4, выходы 30-32 и входы 33-36 блока 19 управления.

Коммутатор 4 содержит (фиг.2) элементы И 37-39 и элементы ИЛИ 40.

Блок 19 управления содержит (фиг.3) элементы ИЛИ 41-43, элемент

НЕ 44, сумматоры 45-46 по модулю два, элементы И 47-49, элементы задержки 50-52 и элемент ИЛИ-HK 53.

На фиг.4 показаны сигнал считывания на входе 2/2 устройства и управляющие сигналы соответственно на выходах 31,28, 30, 27 и 32 блока

19 управления.

Устройство работает следующим образом...В начальном состоянии все регистры, .8-11 (фиг.l) обнулены (цепи гашения на фиг.l не показаны). Записываемая информация одновременно с подачей сигнала "Запись" на вход 2< подается на входы 1 коммутатора 4 в виде И -разрядного слова. На выходе коммутатора 4 это слово разделяется на два полуслова, состоящие из

10 !

П/2 разрядов каждое и обозначаемые соответственно А и В. Далее каждое из полуслов A и В поступают в накопитель 7, условно разбитый на две части, и в блоки 5 и 6, где и анализируется на четность. Таким образом при записи происходит занесение в на-! копитель 7 слова и записываются контрольные биты.

Считывание начинается в момент подачи сигнала Считывание" на вход

2 блока 19 фиг.3 и 4 . При этом блоком 19 вырабатываются одновремен но управляющие сигналы на выходах

30 и 31, в результате каждое из полуслов поступает в регистры 8-11.

С помощью блоков 14 и 15 производится контроль считанных полуслов . При невыполнении контрольного соотношения на выходе соответствующего из блоков 14 или 15 присутствует код "1". Если же контрольные соотношения выполняются, то на выходах, блоков 14 и 15 коды "0". На выходе элемента ИЛИ 41 (фиг.3) также код

It 11

О, который закрывает элемент И 48.

Одновременно на выходе элемента И

47 появляется единичный сигнал, который через элемент ИЛИ 43 поступа ет на выход 32 блока 19. На входы элементов И 204, 20 с выходов блоков

14 и 15 поступает код "0". Поэтому при появлении единичного сигнала на выходе 32 блока 19 через коммутатор 18 содержимое регистров 10 и 11 передается на выход 3 устройства без изменения.

Если при считывании зафиксирована ошибка, то на выходе хотя бы одного из блоков 14 и 15 формируется код

"1". Это приводит к появлению кода "1" на выходе элемента ИЛИ 41 (фиг.3), под действием которого блокируется выдача единичного сигнала на выход 32. Элемент И 48 открывается и на выход 28 выдается единич ный сигнал. Пусть, например, ошибка зафиксирована в слове А, которое считано на регистр 8. Тогда под действием сигналов на выходе 28 и входе 21 через коммутатор 4 в накопитель 7 записывается обратный код слова А. Так как на выходе блока 15 присутствует код "0", то обратный код слова В через коммутатор 4 не проходит и в ячейке накопителя 7 остается слово В. Затем производится считывание инверсного слова А и прямого слова В на регистры IО и 11 соответственно, прием информации в которые синхроннзируется сигналом на выходе 30 блока !

9. В результате считывания прямого и обратного слов А в регистре 10 на инверсных выходах код I" будет в том разряде, который отказал. Этот код через соответствующий из элементов И 20 упоступает на вход сумматора 16 и инвертирует искаженный . разряд слова А. Если имеется только один отказавший разряд, то на выходе элемента НЕРАВНОЗНАЧНОСТЬ 12 код

"1". Этот код поступает на вход 34 блока 19. На выходе сумматоров 45 и

46 код "0", а на выходе элемента

HJ1H-HE 53 код "1", поэтому на выходе 32 в этом случае формируется единичный управляющий сигнал (фиг.4), по которому через коммутатор 18 на выход 3 выдается исправленная информация. Одновременно производится запись прямого кода слова А через коммутатор 4 в накопитель 7. Аналогично производится исправление ошибки в слове В или в двух словах

А и В одновременно °

Таким образом, предложенное устройство в отличие от известного, сохраняет работоспособность при наличии отказавших разрядов в ячейках с одинаковым адресом в двух частях накопителя 7 °

Зависимость работоспособности описываемого и известного устройств от характера отказа и записываемой информации для приведенного примера (когда искажается слово А) показано в таблице (предполагается, что отказ приводит к искажений слова А).

Из таблицы видно, что при наличии отказавшего разряда, искажающего записанные данные, предложенное устройство работоспособно, что обеспечивает его более высокую надежность. Количество оборудования известного и предложенного устройств при этом примерно одинаково..

Формула изобретения

1215139 коммутатора являются информационными входами устройства, первый управляющий вход первого коммутатора подключен к первому выходу блока управления, а выходы соединены с одними из входов накопителя и входами первого и второго блоков .свертки по модулю два, выходы. которых подключены к другим входам накопителя, выходы

10 третьего и четвертого блоков свертки по модулю два соединены соответственно с первым и вторым входами блока управления, второй выход кото рого подключен к управляющему входу второго коммутатора, о т л и ч а— ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены регистры с первого по четвертый, элементы НЕРАВНОЗНАЧ2п НОСТЬ, группы сумматоров по модулю два и группы элементов И, причем.входы первого и третьего регистров соединены с одними из выходов накопителя, другие выходы которого подключены к входам второго и четвертого регистров, прямые выходы первого регистра подключены к входам третьего блока свертки по модулю два и первым входам сумматоров по модулю два первой группы, вторые входы которых соединены с выходами элементов И первой группы, первые входы которых подключены к инверсным выходам третьего регистра и

35 входам первого элемента НЕРАВНОЗНАЧНОСТЬ, прямые выходы второго регистра соецинены с входами четвертого блока свертки но модулю два и первыми входами сумматоров по модулю два второй группы, вторые входы которых подключены к выходам элемен тов И второй группы, первые входы которых соединены с инверсными выходами четвертого регистра и входами второго элемента НЕРАВНО45

ЗНАЧНОСТЬ, прямые и инверсные выходы первого и второго регистров подключены к другим входам первого коммутатора; второй и третий управляющие входы которого соединены соответственно с выходом третьего блока свертки по модулю два и вторыми входами элементов И первой группы и с выходом четвертого блока свертки

Оперативное запоминающее устройство с коррекцией ошибок, содержащее коммутаторы, блоки свертки по модулю два, накопитель и блок управ ления, причем один из входов первого по модулю два и вторыми входами элементов И второй группы, выходы сумматоров по модулю два групп подключены к входам второго коммутатора, выходы элементов НЕРАВНОЗНАЧ5

НОСТЬ соединены соответственно с третьим и четвертым входами блока управления, второй и третий выходы которого подключены соответственно к четвертому и пятому управляющим входам первого регистра, четвертый выход флока угравления соединен с

1215139

Известное устройство

Предложенное устройство

Работоспособно

Работоспособно

Работоспособно

Работоспособно

Неработоспособно

Работоспособно

Характер отказа

К-ro разряда накопителя (слово Л) Значение

К-го раз ряда слова В управляющими входами третьего и четвертого регистров, а пятый выход — с управляющими входами первого и второго регистров, пятый и шестой входы блока управления являются управляющими входами устройства.

Неработо- Работоспоспособно собно

121Зi.Ç9

25 29 1

21 22 23 1 22 23 2825 2Ô

Фиг. Г

Фиг. Ф

ВНИИПИ Заказ 910/58 Тираж 544 Подписное

Фипиал ППП "Патент", r.Óæãîðîä, ул.Проектная, 4