Преобразователь кодов

 

.СОЮЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПЛ ЛИН (19) (И) А1 (5)) 4 Н 03 M 9/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ KOMHTET СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3762838/24-24 (22) 29.06.84 (46) 07.05.86. Бюл. ((- 17 (72) И.П,Барбаш и С.Ю.Петунин (53) 681.325 (088.8) (56) Баранов С.И., Синев В.Н. Автоматы и программируемые матрицы.

Иинск, Высшая школа, 1980, с. 133, с.42-46.

Патент США Ф 3946379, кл.340-347, опублик. 1976.

Авторское свидетельство СССР

В 924696, кл. G 06 F 5/04, 1980. (54) ПРЕОБРАЗОВАТЕЛЬ КОДОВ ?) Изобретение относится к автома....те и вычислительной технике и может найти применение в системах передачи данных по цифровым каналам для преобразования последовательного кода в параллельный. Изобретение позволит преобразовыватьиз последовательных в параллельные коды различной длины, а также повысить помехоустойчивость за счет защиты от сбоев в информационной части кодограммы.

Преобразователь содержит регистр сдвига, программно-логическую матрицу, счетчик, дешифратор, два триггера, блок элементов И, пять элементов И, два элемента ИЛИ, информационные и управляющие входы и выходы . 1 ил.

4 1

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей, входящих в состав блоков сопряжения цифровых устройств с каналами связи.

Целью изобретения является расширение функциональных возможностей за счет преобразования из последовательных.в параллельные коды различной длины, а также повышение помехоустойчивости за счет защиты от сбоев в информационной части кодограммы.

На чертеже представлена функциональная схема устройства.

Преобразователь кодов содержит регистр 1 сдвига, программно-логическую матрицу 2, счетчик 3, дешифратор 4, первый и второй триггеры 5 и 6, блок 7 элементов И, первый, второй, третий, четвертый-и пятый эле менты И 8-12 первый и второй элементы

ИПЙ 13 и 14, информационный и управляющий входы 15 и 16 устройства, управляющий выход 17 устройства, информационные выходы 18 устройства.

Программно-логическая матрица 2., обеспечивает дешифрацию полученных с регистра 1 сдвига кодов к виду, в котором они были поданы на шифратор при преобразовании их из параллельного в последовательный.

Дешифратор 4 построен таким образом, что на его первом выходе формируется единица в том случае, если счетчиком 3 подсчитано число тактовых импульсов, равное длине маркера начала кодограммы; единица на третьем выходе, если подсчитано число импульсов, равное длине маркера начала и маркера конца кодограммы: единица на втором выходе во всех прочих случаях, кроме исходного состояния.

229967 2

f0

55

Устройство работает следующим образом, При появлении маркера начала кодограммы (вход 15) в момент между двумя тактовыми импульсами (вход 16) на выходе элемента И 10 сформируется . единица, которая поступит на счетный вход счетчика 3.,Одновременно через открытый элемент И 12 и элемент ИЛИ

13 она поступит на R-входы триггера

6 и регистра 1 сдвига и приведет их в исходное состояние. Этот процесс будет продолжаться до тех пор, пока на информационный вход 15 устройства будет поступать маркер начала кодограммы. В течение данного r ериода времени со второго выхода дешифратора 4 на вход элемента И 9 будет лоступать единичный сигнал. На другой вход элемента И 9 поступает маркер начала кодограммы. Если вместо маркера начала или конца кодограммы поступит сигнал, обусловленный сбоем, то по окончании действия маркера на инверсном входе элемента И 9 и сформируется единица. Одновременно единичный сигнал поступит и со второго выхода дешифратора 4, поскольку счетчиком 3 зафиксировано число тактовых импульсов, не соответствующее длине маркера. В результате на выходе элемента И 9 сформируется единичный сигнал, который через элементы ИЛИ 13 и 14 поступит на К-входы первого и второго триггеров 5 и 6, регистра сдвига, счетчика 3 и переведет их в исходное состояние. Кроме этого, данный сигнал поступит на выход 17 уст-, ройства, сигнализируя о сбое в процессе работы.

Если на,информационный вход 15 устройства поступит маркер начала заданной длины,- то по его окончании на первом выходе дешифратора 4 сфор- . мируется единичный сигнал, а на втором выходе — нулевой. В результате блокируется элемент И 9, а триггер

5 переходит в рабочее состояние. Это заблокирует элемент И 12 и.подгото" вит к работе элементы И 8 и 11.

Затем информационная часть кодограммы со входа 15, благодаря такто" вым импульсам (вход 16), через открытые элементы И 8 и 11 записывается в регистр 1 сдвига. Если в информационной части кодограммы возникнет импульс сбоя, ие равный длительности маркера, который поступит на вход 15 во время отсутствия на входе 16 тактового импульса, этот факт будет зафиксирован счетчиком 3. В результате на первом выходе дешифратора 4 сформируется нулевой сигнал, а на втором выходе — единичный. Это приведет к тому, что устройство будет приведено в исходное состояние и на его выходе 17 появится сигнал о сбое.

Работа устройства на этапе приема маркера конца кодограммы аналогична работе на этапе приема маркера начала. Отличие заключается в том, что по окончании действия маркера

)конца кодограммы единичный сигнал t 2299

Формула изобретения

Составитель О.Тюрина

Техред Л.Олейник Корректор Т.Колб

Редактор Н.Егорова.

Заказ 2460/59

Тира к 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5,Производственно-полиграфическое предприятие,г.ужгород,ул.Проектная,4 будет сформирован на третьем выходе дешифратора 4, а не на первом выходе.

В результате триггер 6 перейдет в рабочее состояние и на его "прямом" выходе сформируется единичный сигнал. Данный сигнал поступит на управ-. ляющий вход блока 2 элементов И и обеспечит пропуск информации с выхода регистра 1 сдвига на вход программно-логической матрицы 2, в которой данная информация будет дешифрирована и подана на информационный выход

18 устройства. Кроме этого, единичный сигнал с выхода первого триггера 6 через элемент ИЛИ 14 поступит, 5 на R-входы счетчика 3 и первого триггера 5 и переведет их в исходное состояние. Остальные элементы памяти будут переведены в исходное состояние маркером следующей кодограммы, 20 к приему которой устройство ухе готоно.

2$

Преобразователь кодов, содеркащий регистр сдвига, первый триггер, де-. шифратор, первый элемент И, первый элемент ИЛИ и,счетчик, выходы которого соединены.с соответствующими входами дешифратора, первый вход первого элемента И подключен к инфор., мационному входу преобразователя, отличающийся тем, что, с целью расширения функциональных .возмошностей sa счет преобразования кодов различной длины и повышения . помехоустойчивости, в него введены программно-логическая матрица, второй триггер, блок элементов И, второй, 67 4 третий, четвертый и пятый элементы

И и второй элемент ИЛИ, выход кото" рого соединен с R-входами счетчика и первого триггера, S-вход которого подключен к первому выходу дешифратора, второй выход которого соединен с прямым входом второго элемента И, а третий выход — с S-входом второго триггера, Rвход которого объединен с R-входом регистра сдвига,и подключен к выходу первого элемента ИЛИ, а выход соединен с первым входом второго элемента ИЛИ и управляющим входом блока элементов И,входы которого подключены к со-ответствующим выходам регистра сдвига, а выходы — к соответствующим входам программно-логической матрицы, выходы которой являются информационными выходами преобразователя, информационный вход подключен к инверсному входу второго элемента И и прямому входу третьего элемента И, ннI версный вход которого объединен с первым входом четвертого элемента И и подключен к управляющему входу преобразователя, а выход — к С-входу счетчика н прямому входу пятого элемента И, инверсный вход которого

I объединен с вторьэии входами первого и четвертого элементов И и подключен к выходу первого триггера, а выход пятого элемента И соединен с первым входом первого элемента ИЛИ, второй вход которого объединен с вторым входом второго элемента ИЛИ и подключен к выходу второго элемента И, который является управляющим выходом преобразователя,выходы первого и четвертого элементов Иподключены соответственнок

Ч- входу и С-входу регистра сдвига.

Преобразователь кодов Преобразователь кодов Преобразователь кодов 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в системах преобразования цифровых данных и их передачи по широкополосным каналам

Изобретение относится к автоматике и вычислительной технике и предназначено для выполнения операции преобразования параллельного кода в последовательный код сообщения с программируемой длительностью паузы начала преобразования после запуска преобразователя и программируемым форматом преобразования, формирования синхроимпульсов сопровождения сообщения, трех битов состояния и контрольного бита четности с обеспечением программной возможности вставки его в конец сообщения и может быть использован при построении контроллеров локальной сети

Изобретение относится к вычислительной технике и предназначено для выполнения операции преобразования последовательного двоичного кода в параллельный код

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики

Изобретение относится к вычислительной технике

Изобретение относится к автоматике и вычислительной технике и предназначено для использования в цифровых системах обмена массивами данных между устройствами

Изобретение относится к вычислительной технике и может быть использовано для преобразования биполярного трехуровневого последовательного кода в однополярный параллельный код

Изобретение относится к вычислительной технике и может найти применение в радиолокационных станциях одновременного сопровождения по дальности путем математического стробирования больщого количества объектов различной протяженности и в других системах цифровой обработки сигналов с различным целевым назначением
Наверх