Устройство для возведения в квадрат

 

Изобретение.относится к облас ги цифровой вычислительной техники и может использоваться в различных систе1мах моделирования и автоматического управления, в системах с аппаратурной реализацией функций, где необходимо возводить в квадрат квантованные по времени и по уровню, функции. Цель изобретения - расширение функциональных возможностей в части обработки как положительных, так и отрицательных чисел, представленных в дополнительном коде. Устройство для возведения в квадрат содержит генератор импульсов, два реверсивных счетчика, делитель частоты нуправляемый делитель частоты, два коммутатора, схему сравнения, вычитатель, .сумматор, группу из (п- -1.) злементов И-НЕ. 1 ил.

СОЮЗ СОВЕТСНИК соцИАлистичесних

РЕСПУБЛИН

092 (112

A!2 y G 06 F 7/552

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A ВТОРСКОМ СВИДЕТЕПЬС1 ВУ

ГосудАРстВенный номитет сссР по делАм изоБРетений и отнРытий (2I) 3757396/24-24 (22) 20.06,84 (46) 23,06,86. Бюл. № 23 (71) Институт проблем моделирования в энергетике АН УССР (72) В.Ф.Евдокимов, А.Г,Кофто, В.Г.Хрупа и Ю.А.Плющ (53) 681..325(088.8) (56) Авторское свидетельство СССР № 881739, кл. G 06 F 7/552, 1979, Авторское свидетельство СССР № 1198517, кл. G 06 F 7/552, 14.05,84. (54) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В

КВАДРАТ (57) Изобретение относится к облас" ги цифровой вычислительной техники и может использоваться в различных системах моделирования и автоматического управления, в системах с аппаратурной реализацией функций, где необходимо возводить в квадрат квантованные по времени и по уровню функции. Цель изобретения - расширение функциональных возможностей в части обработки как положительных, так и отрицательных чисел, представленных в дополнительном коде, Устройство для возведения в квадрат содержит генератор импульсов, два реверсивных счетчика, делитель частоты и управляемый делитель частоты, два коммутатора, схему сравнения, вычитатель, сумматор, группу из (n"I) элементов И-НЕ. 1 ил.

12397 ства.

Устройство содержит генератор 1 импульсов, делитель 2 частоты, первый и второй коммутаторы.3.1 и 3,2, первый реверсивный счетчик 4, схему

5 сравнения, многоразрядный вычита- 1О тель 6, управляемый делитель 7 частоты, группу иэ (n-l) элементов ИНЕ 8, вход 9 сигнала логической еди- ницы, информационный вход 10, вход

11 знакового разряда, выход 12 старших разрядов, выход 13 младших разрядов, второй реверсивный счетчик

14, трехвходовый многоразрядный сумматор 15, ЭО

Устройство работает следующим об- . разом, I

В исходном состоянии делитель 2 частоты, управляемый делитель 7 частоты и реверсивные счетчики .4 и 14 обнулены. При поступлении на входы уст35 ройства кода аргумента Х, представленного в дополнительном коде в виде

Х=Х,Х...„,,Х„,, где X — - значение знакового разряда аргумента, Х и Մ— соответственно старший и младший разряды мантиссы, причем Х поступает на вход 11 знакового разряда устройства, а значения разрядов мантиссы Х поступают на информационный вход 10 устройства, схема 5 сравне- ния. вырабатывает на выходе "Больше" значение единицы до тех пор, пока код, поступающий на ее второй вход больше кода, поступающего на ее первый вход, в результате действия которой коммутатор 3,1 коммутирует свой первый вход с первым выходом и подключает выход делителя 2 частоты к суммирующему входу реверсивного счетчика 4, а выход управляемого делителя 7 частоты, коммутатор 3.2 подключает к суммирующему входу реверсивного счетчика 14, Когда на выходе но равна б + f г ах Х

45 + 2 2

При этом количество импульсов, поступившее на суммирующий вход реверсивного счетчика 14, равно

50 2 Х Х f a

Е=Tfñ = — — — — — — =Х ср 2п

Изобретение относится к цифровой вычислительной технике, в частности к устройствам для обработки данных,и может быть использовано в системах моделирования, автоматического управ-, с ления, в устройствах дискретной обработки сигналов.

Цель изобретения — расширение функциональных возможностей в части обработки как положительных, так и отрицательных чисел, представленных в допелнительном коде, На чертеже представлена функциональная схема предлагаемого устрой13 2 реверсивного счетчика 4 появляется значение кода Х, равного коду мантиссы аргумента Х„ ... °,Х„, на выходе

"Больше" схемы 5 сравнения появляется значение логического нуля, а на выходе Равно появляется значение единицы, которое обнуляет делитель 2 частоты и управляемый делитель 7 частоты.

Время Т, за которое на выходе реверсивного счетчика 4 накопляется значение кода Х; численно равного коцу мантиссы входного аргумента

Х1...,,Х„, равно

2 ° Х

Т=

Ф где 2 — коэффициент деления делитеи ля 2 частоты;

f — частота генератора 1 импульсов, На управляющий вход вычитателя 6 в течение всего времени Т поступает код "0, а на информационный вход с выхода первого реверсивного счетчика

4 — код у, передаваемый в данном слу- чае без изменения на выход вычитателя.

В соответствии со схемой соединения управляемого делителя 7 частоты минимальная частота Е„;,„ на его выходе равна

f

2п а максимальная частота соответствен-, 2(Х-1)+1 2Х-1

f f

2" 2"

Средняя частота за время Т на выходе управляемого делителя 7 частоты равна

Таким образом, на выходах трехвходового многоразрядного сумматора 15 появляется значение (n-1) старших разрядов квадрата входного аргумента Х„...,,Хп, представленного в

pîïoëíèòåëüíîM коде, а на выходе 13

2(Х +! — 1)+!

f-= if@ 2и

1239713

2Х +1 — — f

X+X — f

15

h X=X-Õ

3 появляются младшие (n+1) разрядов квадрата входного аргумента Х„,...,X

На этом начальный этап работы устройства закончен.

При поступлении на входы IO и 11 устройства следующего кода аргумен / / I та X,Х,...,Х„ схема работает слел дующим образом, Если принять для определенности, что новое значение кода мантиссы ! /

Х„,...,Хп по абсолютной величине меньше предыдущего значения кода мантиссы Х„,,Х„ на величину, равную

hX т.е, тогда схема сравнения вырабатывает значение единицы на выходе Меньше", в соответствии с которым коммутатор

3,1 подключает выход делителя 2 ча стоты к вычитающему входу реверсивного счетчика 4, а коммутатор 3.2 подключает выход управляемого делителя

7 частоты к вычитающему входу реверсивного счетчика 14. 25

Схема 5 сравнения вырабатывает значение единицы на выходе Меньше" до тех -пор, пока на выходе реверсивного счетчика 4 не появляется значе.

/ ние кода Х равного коду мантиссы

/ аргумента Х„.. .,Х„, При равенстве их на выходе "Меньше" схемы 5 сравнения вырабатывается значение логического нуля, а на выходе "Равно" .схемы 5 сравнения — значение едини35 цы, которое, обнуляет делитель 2 частоты и управляемый делитель 7 частоты.

Время Т, за которое на выходе реверсивного счетчика 4 появляется значение кода Х, численно равное коду мантиссы аргумента Х„,...,Х„, равно

Средняя частота за время Т на .выходе управляемого делителя 7 частоты равна

Количество импульсов 2, поступив/ шее за время Т на вычитающий вход реверсивного счетчика 14, равно

z =ò f„.==х — (х ) Таким образом, на выходе.реверсивного счетчика 14 появляется значение кода, равное

2 / / 2

2-2 =Х вЂ” (Х -(Х ) )=(Х ) у которого (и+1) младших разрядов равны (п+1) младшим разрядам квадрата аргумента, представленного в до/ I полнительном коде Х,Х,...,Х, a(n-1) старших разрядов квадрата аргумента, в соответствии со схемой соединения входов трехвходового многоразрядного сумматора 15, снимаются

I с выхода 12 старших разрядов устройства, Аналогично работает схема, если новое значение кода мантиссы Х„...,, ((//

Х по абсолютной величине больше предыдущего. эначения кода мантиссы

Х y ° ° ° yXq

Работа схемы может быть проиллюстрирована также на конкретном численном примере, когда тактовая частота работы генератора 1 импульсов раве на 10 Гц. На вход предлагаемого устройства поступает число Х=-220, представленное в двоичном дополнительном коде с разрядностью мантиссы,8 разрядов и

/ 2 dX

Т =---f

2 (Х-Х ) f

2(X-1)+1 2Х-1

f — —, = — — — ° f

2" 2б а минимальная частота соответственно

55 равна

На управляющий вход многоразрядного вычитателя 6 в течение времени

Т поступает код "1", в результате на выходе формируется код значения

50 (у-1), код у — код, поступаю1ций на его информационный вход, Максималь( ная частота f „íà выходе управляемого делителя 7 частоты равна

Х=-220=.100100100.

При этом, Х=1, а численное значение мантиссы аргумента X=36, Время

Т при этом равно

2 Х .2 36

T= — — = — ---- с„

Средняя частота на выходе управляемого делителя 7 частоты равна

36

f = — — 10 Гц °

Количество импульсов, поступившее на суммирующий вход реверсивного счетчика 14 равно

12397)3

Двоичный код числа Z представВ

5 ленный 211 разрядами, равен а,100010000 (п+1 } младших разрядаZ= 0000010

1 — - (n — 1) старших разряда "

С выхода группы иэ (n-1) элементов И-HE 8 на второй вход трехвходового многоразрядного сумматора 15 поступает инверсное значение (п-1) младших разрядов мантиссы аргумента, . равное. 1011011, На первый вход трехвходового многоразрядного сумматора

15 поступают значения (n-1) старших 20 раэряддв выходного кода реверсивного счетчика 14 и с учетом того, что на вход переноса трехвходово1о много— разрядного сумматора 15 .значение логической единицы поступает только,25 в младший 2(-й разряд, .на выходе многоразрядного сумматора 15 образуется следующий код 1011110, так как

Z=0O0001O (n-1) старших разряда

000000000 (и+1), младших разряда.

00000)0

+ 1011011

0000010

+ 1011111

1011110 который равен старшим (n-1) разрядам

35 результата возведения числа Х=-220 в квадрат.

Таким образом

Х = 1 0 1 1 1 1 0. . I 0001 0000= (-220) (n-1) стар- (и+1) младшие рае- 40 шие разряды ряды результата, результата, снимаемые с выхоснимаемые с да 13 выхода, 12

1100010

При поступлении нового значения

Х=-224, представленного в двоичном дополнительном коде Х=1.00100000еш

=-224, численное значение мантиссы ! аргумента Х =32 а значение 6Х равЭ

50 но и Х=36-32=4.

При возведении в квадрат положительных чисел устройство работает

55 аналогично, однако при этом необходимо учитывать, что с выходов (n-1) элементов И-НЕ всегда будет при этом сниматься код, равный )11111, В

r 2 ° 4

Т = — — — с °

2 36 36 6

Z- =††-- -0 10 =1296.

10 2

1При этом время работы устройства равно

Средняя частота на выходе управ,ляемого делителя 7 частоты равна

36+32 б 68

f = =-= — 10 == — 10 ) 2 .. 2

Ц.

Количество импульсов, поступившее на вычитающий вход реверсивного счетчика )4, равно

2 4 68 10 с 7) 272

)0

Таким образом, на выходе реверсивного .счетчика 14 появляется значение кода, равное

С выхода линейки из (п-l),элементов И-НЕ на второй вход трехвходового многоразрядного сумматора 15 поступает инверсное значение (n-1) младших разрядов кода мантиссы аргумента, тее. 101!111, В соответствии с этим на выходе трехвходовoI o многоразрядного сумматора 15 получают результат

)100010, так как который равен старшим (n-1) разрядам результата возведения числа Х=-224 в квадрат, Таким образом (Х ) =:1100010 0О0000000 =(-224) (и-I) старшее (n+I) младшие разряды резуль-разряды результата, снимае- тата, снимаемые мые с выхода 12 с выхода 13

В обоих случаях, так как квадрат положительных и отрицательных чисел всегда положительное число, то знаковый разряд результата всегда равен нулю, 1239713

Формула изобретения

Корректор Е.Сирохман

Закав 3397/49 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д, 4/5

Производственно-полиграфическое предприятие, r„ Ужгород, ул. Проектная, 4

Устройство для возведения в квадрат, содержащее генератор импульсов, делитель частоты, первый и второй 5 счетчики, схему сравнения, управляемый делитель частоты, два коммутатора, вычитатель, выход генератора импульсов. соединен с информационными входами делителя частоты, и управляе- 10 мого делителя частоты, выход делителя частоты соединен с информационным входом первого, коммутатора, выход управляемого делителя частоты соединен с информационным входом второго коммутатора, первые и вторые выходы первого и второго коммутаторов соединены соответственно с суммирующими и вычитающими входами первого и второго счетчиков, выход первого счетчика соединен с первым входом вычитателя и первой группой входов схемы сравнения, выход "Меньше схемы сравнения соединен с первыми управляющими входами коммутаторов и вто- 2 рым входом вычитателя, выход Больше" схемы сравнения соединен с вторыми управляющими входами коммутато, ров, выход Равно" схемы сравнения соединен с управляющими входами де- 30 лителя частоты и управляемого деСоставитель А.Жижин

Редактор Е.Папп Техред Л.Олейник лителя частоты, вторая группа входов схемы сравнения .соединена с информационным входом устройства, выход вычитателя подсоединен к управляющему входу управляемого делителя частоты со сдвигом на один разряд влево, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет возведения в квадрат отрицательных чисел, представлен1 ных в дополнительном коде, в него введены группы из (n-1) элементов

И-НЕ и трехвходовый сумматор, первая группа входов которого соединена с выходом (и-1) старших разрядов второго реверсивного счетчика, выходы младших разрядов которого являются выходами младших разрядов устройства, второй вход сумматора подсоединен к выходам элементов И- НЕ группы, первые входы которых соединены с информационным входом устройства, а вторые — с входом знакового разряда устройства, вход младшего разряда управляющего входа управляемого делителя частоты и .вход переноса сумматора соединены с входом сигнала ло- . гической единицы,устройства, выход сумматора соединен с выходами старших разрядов устройства.