Мультимикропрограммная управляющая система

 

Изобретение относится к. области автоматики и цифровой вычислительной техники и может быть использовано в качестве управляющей подсистемы в многоуровневых системах сбора и обработки информации с высокими требованиями к достоверности информации. Целью изобретения является повышение достоверности работы мультимикропрограммной управляющей системы. Система содержит ПЗУ микрокоманд, ПЗУ микропрограмм , блоки микропрограммного управления, блок формирования адреса микрокоманд, блок синхронизации, регистр микрокоманд, два регистра адреса , буферные регистры начальных адресов микропрограмм, регистр управления записью микропрограмм, регистр управления считьшанием микропрограмм, регистр блокировки, регистр контроля , два счетчика, триггер, мультиплексор , сумматор адреса, дешифратор, дешифратор микроопераций, узел сравнения , коммутаторы, группу элементов И, группу элементов ИЛИ, элементы И, элементы ИЛИ, элемент , элемент НЕ, одновибратор. 1 з.п. флы, 9 ил. с о сл ГС 4ib 4;

CO)O3 СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (51) 4 G 06 F 11/26

ЗС1 (; )р <

13„ц

>?< () (ЙИ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

М

4ь

h4

4ь

«9ь

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3779031/24-24 (22) 10.08.84 (46) 30.06.86. Бюл. № 24 (72) В. С. Харченко, Г. Н. Тимонькин, О. Н. Чигрин, Н. П. Благодарный, С. Б. Кальченко, С. Н. Ткаченко и И. А. Дашковский (53) 681.325(088.8) (56) Авторское свидетельство СССР № 905819, кл. G 06 F 9/22, 1979.

Авторское свидетельство СССР № 1133594, кл. G 06 F 9/22, 1984. (54) МУЛЬТИМИКРОПРОГРАММНАЯ УПРАВЛЯЮЩАЯ СИСТЕМА (57) Изобретение относится к области автоматики и цифровой вычислительной техники и может быть использовано в качестве управляющей подсистемы в многоуровневых системах сбора и обработки информации с высокими требованиями к достоверности информации.

Целью изобретения является повышение достоверности работы мультимикропрограммной управляющей системы. Система содержит ПЗУ микрокоманд, ПЗУ микропрограмм, блоки микропрограммного управления, блок формирования адреса микрокоманд, блок синхронизации, регистр микрокоманд, два регистра адреса, буферные регистры начальных адресов микропрограмм, регистр управления записью микропрограмм, регистр управления считыванием микропрограмм, регистр блокировки, регистр контроля, два счетчика, триггер, мультиплексор, сумматор адреса, дешифратор, дешифратор микроопераций, узел сравнения, коммутаторы, группу элементов И, группу элементов ИЛИ, элементы И, элементы ИЛИ, элемент ИЛИ-ИЕ, элемент НЕ, одновибратор. 1 з.п. ф. лы„9 ил.

1241

Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано в качестве управляющей подсистемы в многоуровневых системах сбора и обработки информации с высокими требованиями к достоверности функционирования, Цель изобретения — повышение до— стоверности работы мультимикропрограммной управляющей системы путем >0 использования структурной и временной избыточности, обусловленной наличием копий всех микропрограмм нижнего уровня и простоями запоминающего устройства микропрограмм, для организации контроля записи и считывания микрокоманд в блоках микропрограммного управления. нижнего уров. ня.

Сущность изобретения заключается 20 в повышении достоверности работы .мультипрограммной управляющей еистеI мы и оперативности поиска и блокировки работы отказавшего блока микро25 программного управления нижнего уровня путем обеспечения параллельного считывания микрокоманд, выполняемой определенным блоком микропрограммного управления нижнего уровня микропрограммы.и эталонных микрокоманд, хранящихся в запоминающем устройстве микропрограмм (ЗУ), и их сравнение в режимах простоя ЗУ среднего уровня.

Контроль системы осуществляется при работе одного или нескольких бло- 35 ков микропрограммного управления нижнего уровня и отсутствии передачи информации между ЗУ микропрограмм и одним из блоков микропрограммного управления нижнего уровня (микропрог- 40 раммным устройством управления).

При обнаружений искаженной микрокоманды работа соответствую Цего блока микропрограммного управления нижнего уровня блокируется и искаженная 45 информация на соответствующий объект управления не подается.

На фиг. 1 и 2 представлена функциональная схема мультимикропрограммной управляющей системы; на фиг. 3

50 функциональная схема определенного блока микропрограммного управления нижнего уровня; на фиг. 4 — функциональная схема блока формирования адреса; на фиг. 5 — функциональная схе- 55 ма блока синхронизации; на фиг. 6— временная диаграмма работы среднего уровня си< темы; на фиг. 7 — форматы

244 2 микрокоманд, хранящихся в 1 .ЗУ микрокоманд, ПЗУ микропрограмм и и блок z микропрограммного управления нижне о уровня;на фиг. 8 — алгоритм работы системы; на фиг. 9 — временная диаграмма работы отдельных элементов системы.

Система содержит ПЗУ 1 микрокоманд, ПЗУ 2 микропрограмм, блоки 3.1 — 3 К микропрограммного управления, блок 4 формирования адреса микрокоманд, блок 5 синхронизации, первый регистр

6 адреса, регистр 7 микрокоманд с полем 7 ° 1 адреса, полем 7.2 кода логических условий, операционным полем

7.3 и полем 7.4 метки, второй регистр

8 адреса, буферные регистры 9.1 — 9.К начальных адресов микропрограмм, регистр 1О управления записью микропрограмм, регистр 11 управления считыванием микропрограмм, регистр 12 блокировки, регистр 13 контроля, второй 14 и первый 15 счетчики, триггер 16, мультиплексор 17, сумматор 18 адреса, дешифратор 19, дешифратор 20 микроопераций, узел 21 сравнения, коммутаторы 22 — 24, группы 25 — 8 элементов И, группу 29 элементов ИЛИ, I группу 30.1 — 30.К элементов И, элементы И 31 и 32, элементы или 33 - 35 элемент HJIH-НЕ 36, элемент НЕ 37 и одновибратор 38, вход 39 кода операции системы, вход 40 пуска системы, вход 41 кода логических условий выспего уровня, входы 42.1 — 42.К логических условий нижнего уровня, выходы 43 микроопераций высшего уровня, выходы 44.1 — 44.К микроопераций нижнего уровня, выход 45 сигнала ошибки блоков микропрограммного управления, выход 46 микрооперации "Конец операс ции выходов коммутатора 24, выходы 47.1 — 47.К блоков микропрограммного управления нижнего уровня, выход 48 конца операции высшего уровня, выходы 49.1 — 49.К, 50.1 — 50.К и 51.1 — 51.К си "налов меток записи

1 К

I (М, — М ), меток запуска (М „—

М „, ), меток блокировки (Мв — М ) б выходов группы 26 элементов И соответственно„ единичные выходы 55.1

52,К и 53.1 — 53.К триггеров регистра 10 управления записью микропрограмм и регистра 11 управления считыванием микропрограмм соответственно, выходы 54.1 — 54.К группы 30.1 — 30.К элементов И, выходы 55,1 -- 55.К микрооперации "Конец операции" выходов

3 124

47. 1 — 47.К блоков 3. 1 — 3. К микропрограммного управления, выходы 56.1—

56.К сигналов ошибки блоков 3.1 — З.К микропрограммного управления, выходы 57 — 62 блока 5 синхронизации, выход 63 группы 26 элементов И и выход 64 коммутатора 24.

- ПЗУ 2 МП имеет выход 65.

Блок З.M (фиг. 3) микропрограм.много управления (МПУ) нижнего уровня .содержит оперативное запоминающее устройство 66.M микрокоманд (ОЗУМК), регистр 67.М адреса, счетчик 68.М микрокоманд, мультиплексор 69.М, коммутатор 70.M адреса, группу 71.М г5 элементов,И 72.М вЂ” 73.М, элемент ИЛИ

74.M и элемент 75.M задержки.

Блок 4 (фиг. 4) формирования адреса микрокоманд имеет коммутатор 4.1 адреса, элемент ИЛИ. 4.2, вход 4.3 ко- >0 да адреса, вход 4.4 модифицируемого разряда и вход 4 .5 сигнала управления коммутатором.

Блок 5 (фиг. 5) синхронизации содержит генератор 5 .1 импульсов, триг- 25 гер 5.2 пуска, первый 5 .3, второй 5.4 и третий 5.5 элементы И, первый—

1 третий выходы 5.6 — 5.8 последовательностей синхроимпульсов генератора 5.1 с,, г,е и cz соответственно. 30

На фиг. 7 представлены форматы микрокоманд мультимикропрограммной управляющей системы. Форматами А и В задаются микрокоманды ведущей микРопРограммы. Идентификация форма- 35 тов (А или В) осуществляется по зна-, чению поля метки микрокоманды: в формате А последний разряд равен 1, в формате  — О. Микрокоманды формата А содержат адресное поле А пос-40 сл ле логических условий (ЛУ), после микроопераций (MO) и поле метки (признак формата микрокоманды). Микрокогланды формата В содержат адресное поле (А с„), поле логических условий 45 (ЛУ), поле адреса первой микрокоманды микропрограммы, перезаписываемой иэ ПЗУ микрокоманд 2 (второго уровня) в блоки 3.М микропрограммного управления нижнего уровня (А„ „), К 50 полей управления работой блоков 3.1

З.К нижнего уровня (M>oz, М гг, M<„) и поле метки.

1244 4

Блокам МПУ, уровня адресуются три

1 типа меток: М вЂ” метка записи оп микропрограмм в блок 3.M МПУ; M гг метка запуска 3.М блока МПУ нижнего уровня; М „ — метка блокировки ведущей микропрограммы.

Микрокоманды формата С хранятся в ПЗУ 2 МП и содержат адресное поле

А „,, поле микрокоманд, переписываемых из ПЗУ 2 МП в блоки З.M МПУ, а также метку конца микропрограммы.

Микрокоманды формата D формируются в блоке. 3..М МПУ нижнего уровня, который содержит (рис. 7) адресное поле (А ), поле ЛУ, поле МО и метку конца микропрограммы.

Мультипрограммная управляющая система (фиг. 1 и 2) имеет три уровня управления. Внешний уровень предназначен для реализации ведущей микропрограммы. К средствам высшего уровня относится ПЗУ 1 МК, блок 4 формирования адреса микрокоманд, первый регистр 6 адреса, регистр 7 микрокоманд, мультиплексор 17 и дешифратор

20 микроопераций. ПЗУ 1 MK предназна" чено для хранения микрокоманд веду-, щей микропрограммы.

Блок 4 формирования адреса микрокоманд (фиг. 4) формирует исполнительный адрес очередной микрокоманды.

На вход 39 блока формирования адреса поступает код операций, который задает адрес первой микрокоманды ведущей микропрограммы. Код операции, а также адрес следующей микрокоманды проходят через коммутатор 4 .l. Элемент ИЛИ 4.2 модифицирует разряд адреса следующей микрокоманды в соответствии со значением проверяемого логического усло"ия.

Первый регистр 6 адреса предназначен для записи сформированного адреса по переднему фронту синхроимпульса первой последовательности (,).

Регистр 7 микрокоманд служит для записи считанной из ПЗУ 1 МК .микрокоманды.

Блок 20 дешифраторов микроопераций формирует управляющие сигналы в соответствии с входными кодами микроопераций. Число дешифраторов в блоке 20 равно числу полей несовмести" мых микроопераций. Входы каждого де шифратора подключены к выходам соответствующего поля несовместимых микроопераций выходов группы 25 элемен-. гов И.

Средний уровень управления предназначен для бесповоротного хранениявсех микропрограмм управления параллельными операционными устройствами,.

1241244 которое реализуется на нижнем уровне, а также для формирования адреса микрокоманды при считывании микропрограмм в блоки Э.M микропрограммного управления (фиг. 3). К средствам среднего уровня относятся груп.— па 29 элементов. ИЛИ, регистр 8 адреса и ПЗУ 2 МП.

Нижний уровень управления служит 10 для реализации параллельного управления однотипными операционйыми устройствами. К средствам нижнего уровня относятся блоки 3.1 — Э.К МПУ, Средства управления и синхрониза- 15 ции системы предназначены для синхронной работы всех ее узлов и для организации правильности функционирования всей системы в целом. К средствам управления и синхронизации 20 относятся блок 5 синхронизации, регистр 10 управления записью микропрограмм верхнего уровня в блоки Э.M

МПУ нижнего уровня, регистр ll управления считыванием микрокоманд из бло- 25 ков Э;1 - 3.Ê. МПУ нижнего уровня регистр 12 блокировки ведущей микропрограммы и элемент ИЛИ-НЕ 36.

Блок синхронизации (фиг. 5) обес печивает синхронность работы всех 30 узлов и блоков системы. Генератор 5.1 импульсов формирует импульсы первой, второй и третьей последовательнос- тей — синхроимпульсов Г,, о, .и

Триггер 5.2 пуска обеспечивает 35 включение генератора 5.1 синхроимпульсов. В исходном состоянии триг- . гер 5.2 находится в нулевом состоянии, на управляющий вход генератора 5.1 подается нулевой сигнал и ге- 40 нератор не функционирует. При поступлении сигнала пуска на вход 40 системы триггера 5..2 переходит в единичное состояние, тем самым включается генератор 5.1. Элементы И 5.3 — 5.5 45 управляют выдачей синхроимпульсов, и различным узлам и блокам мультимикропрограммной управляющей системы в зависимости от режимов ее работы. Блоки Э.М МПУ работают в двух режимах: в режиме записи микропрог- . рамм из ПЗУ 2 MII и в режиме реализации параллельных микропрограмм.

Режим записи микропрограммы.

В режиме записи управляющими сиг- 55 налами для блока Э.М МПУ являются вторая последовательность импуль- . сов "ь с выхода 5.8 генератора 5.1 и сигнал записи, поступающий с выходов 52.N регистра 10 на управляющие входы коммутатора 70.М и элемента

И 72.М.

Счетчик 68.М служит для задания адресов, по которым записываются микрокоманды„ В исходном состоянии счетчик 68„M находится в нулевом состоянии. С приходом синхроимпульса и сигнала записи, импульсы с выхода элемента И 72.М поступают на вход счетчика 68.M и на вход записи ОЗУМК 66.N.

Запись первой микрокоманды в ОЗУМК

o6.N осуществляется по нулевому адресу. С выхода счетчика 68.М через коммутатор 70.М при записи поступают адреса, по которым производится запись микрокоманд в ОЗУМК 66.N. С приходом каждой новой микрокоманды содержимое счетчика 68 М увеличивается на единицу. После прихода на нулевой вход счетчика 68.М метки конца цикла записи происходит его обнуленис и прекращается подача импульсов записи на ОЗУ МК 66.М.

Режим реализации микропрограммы. . В режиме реализации микропрограмм блок 3.М МПУ работает аналогично средствам высшего уровня при реализации ведущей микропрограмма. Сигналом перевода в данный режим работы является единичный сигнал запуска, который поступает с соответствующего выхода 53.М регистра ll. После прихода этого сигнала по нулевому адресу, записанному в регистре 67,М из ОЗУ MK 66.M считывается первая микрокоманда формата D (см. фиг. 7).

Считывание происходит по переднему фронту импульса с выхода элемента И 73.М, который подается на вход считывания ОЗУ МК 66.M. Этим же импульсом, задержанным элементом за-. держки 75.М, происходит управление записью адреса следующей микрокоманды в регистр 67 М адреса.

Средства контроля работы мультимикропрограммной системы обеспечи1 вают периодический контроль работоспособности блоков 3.1 — 3.К МПУ нижнего уровня в режиме считывания из них микрокоманд.

К средствам контроля относятся буферные регистры 9.1 — 9.К начальных адресов, регистр 13 контроля блоков 3.1 — 3.К МПУ нижнего уровня, узел 21 сравнения, второй коммута1241244 тор 22 (коммутатор адреса), третий коммутатор 23 (коммутатор начальных адресов), первый коммутатор 24 (коммутатор выходов блоков 3.1 — 3.К МПУ 5 нижнего уровня), второй 14 и первый

l5 счетчики, триггер 16, сумматор 18, дешифратор 19, группа 28 элементов И, группа 30.1 — ЗО.К элементов И, элементы И 31 и 32, элементы ИЛИ 33 — !О

35, элемент HE 37 и одновибратор 38.

Буферные регистры 9.1 — 9.К обеспечивают хранение адресов первых микрокоманд микропрограмм, реализуемых . блоками 3 .1 — 3 .К МПУ. Регистр 13 служит для запоминания информации о состоянии каждого блока З.М МПУ нижнего уровня. Счетчик 14 участвует в организации выбора блока 3.М МПУ для контроля. Эту же функцию выполняют элементы И группы 30.1 — 30.К элементов И, элемент ИЛИ-НЕ 36 и дешиф-.. ратор 19.

Счетчик 15 задает время контроля (в исходном состоянии в нем записан

25 нулевой код).

Время контроля каждого блока МПУ определяется частотой следования синхроимпульсов с и кодом переполнения счетчика 15. При достижении со- ЗО держимым счетчика !5 этого кода на его выходе появляется сигнал перепол- . нения.

При этом контроль блока З.М МПУ 35 прекращается и осуществляется переход к контролю блока 3.(М+1) МПУ..

Триггер 16 служит для управления работой счетчиков 14 и 15. Элемен— ты ИЛИ 33, ИЛИ-НЕ 37 и одновибратор 40

38 обеспечивают ггереключение триггера !6.

Коммутатор 22 служит для коммутации в зависимости от режима работы элементов среднего уровня адресов 45 микрокоманд, считываемых из ПЗУ 2 MII.

Коммутатор 23 обеспечивает коммутацию адресов первых микрокоманд микропрограмм, считываемых из блоков

3.1 — З.К МПУ, на второй вход сум- 50 матора 18.

Коммутатор 24 обеспечивает коммутацию выходов блоков 3.1 — 3.К МПУ на первый .информационный вход узла

21 сравнения. 55

Мультимикропрограммная управляющая система работает в следующих режимах: режим реализации ведущей микропрограммы (режим 1); — режим одновременной реализации ведущей микропрограммы и записи микропрограмм из ПЗУ 2 МП в блоки МПУ нижнего уровня (режим 2); — режим одновременной реализации ведущей микропрограммы и работы блоков МПУ нижнего уровня (режим 3); — режим одновременной реализации ведущей микропрограммы, записи микропрограмм в блоки МПУ нижнего уровня и работы блоков МПУ нижнего уровня (режим ); — режим одновременной блокировки ведущей микропрограммы и работы блоков 3.1 — З.К МПУ (режим 5).

Мультипрограммная управляющая система с контролем в указанных режимах функционирует следующим образом.

Режим 1.

В,исходном состоянии все триггеры, регистры и счетчики, кроме триггеров в регистре 7 и триггера 16, обнулены .

На выходе 43.1 блока дешифратора 20 присутствует единичный сигнал "Конец работы". В блоке ПЗУ 1 МК записаны микрокоманды ведущей микропрограммы, в блоке ПЗУ 2 MII записаны микропрограьаиы для блоков 3.1 — 3.К МНУ. С подачей сигнала "Пуск" на вход 40 системы в блоке синхронизации включается генератор 5.1, формирующий после-. довательности синхроимпульсов 7i г, и . Счетчик 14 начинает считать синхроимпульсы . Код операции, задающий начальный адрес ведущей микропрограммы, поступает с входа 39 на блок 4 формирования адреса, сигналы логических условий — с входа 41 на мультиплексор 17.

По первому синхроимпульсу с, „ поступающему с выхода 57 блока 5 синхронизации на вход синхронизации регистра 6 адреса, происходит запись в него адреса первой микрокоманды микропрограммы. По синхроимпульсу а с выхода 61 блока 5 синхронизации происходит считывание из блока ПЗУ 1 МК первой микрокоманды ведущей микропрограммы. В данном режиме функционирования из ПЗУ 1 МК считываются микрокоманды формата А (фиг. 7). При этом в ре-. гистр 7 микрокоманд записываются . в поле 7.1 код адреса следующей микрокоманды, в поле 7.2 код проверяемого логического условгт, в поле 7.3 one1241244

10 рационная часть микрокоманды; в поле 7.4 единица. Код адреса следующей микрокоманды с регистра 7 поступает на блок 4. Код проверяемого логического условия с регистра 7 поступает на адресный вход мультиплексора 17, который выделяет значение проверяемого логического условия. Выбранный сигнал логического условия с выхода мультиплексора 17 поступает на .блок формирования адреса. С выхода 48

"Конец операции" группы 25 элементов И на блок 4 (фиг. 41 подается нулевой сигнал. Адрес следующей мик-рокоманды с блока 4 формирования адреса подается на информационный вход регистра 6 и записывается в нем по переднему фронту синхроимпульса Т, Операционная часть микрокоманды с 2{) регистра 7 через группу 25 элементов И поступает на вход блока 20 дешифраторов микроопераций. С выходов блока 20 микрооперации поступают через выход 43 системы на операцион- 25 ные устройства. Далее функционирование системы по реализации микрокоманд формата А аналогично описанному алгорИтму. При появлении на выходе 48 единичного значения управляющего сиг- 30 нала "Конец операции" система начинает работать по новому коду операции. Работа системы прекращается при появлении единичного сигнала на входе 43 ° 1 "Конец работы блока 20, По этому сигналу происходит обнуление триггера 5.2 в блоке 5 синхронизации и прекращается выдача синхроимпульсов,, г, и генератором 5.1.

Режим 2. 40

Работа мультимикропрограммной управляющей системы в данном режиме начинается с момента считывания из блока ПЗУ 1 МК микрокоманды формата В (см. фиг. 7). Микрокоманда в этом случае содержит код адреса следующей микрокоманды, код проверяемого логического условия, начальный адрес А на, микропрогра1, предназначенной для записи в блоки 3.М МПУ, сигнал метки М др и сигнал в разря— де признака формата микрокоманд.

Если запись должна производиться в несколько блоков 3.М МПУ, то сигна.пы меток M „р находятся в поле, отведенном для каждого блока З.M МПУ.

Когда микрокоманда данного формата по переднему фронту синхроимпульса Г запишется в регистр 7, проис .-:одит следующее: открывается группа 26 элементов И и начальный адрес А,„ микропрограммы через группу 29 элементов ИЛИ поступает на информационный вход регистра 8 и на информационные входы .буферных регистров 9.1

9.К, метки М,рр записи в 10.М триггер регистра с выхода 49.М группы .26 элементов И и переводят триггеры 10.M регистра 10 в единичное состояние.

Единичные сигналы с выходов 49.M также поступают на входь1 синхронизации буферных регистров 9.М и разрешают запись адреса первых микрокоманд микрокоманды в эти регистры по заднему фронту импульса 7а . По переднему фронту синхроимпульса о, происходит запись А н ц в регистр 8.

Единичный сигнал с выхода элемента ИЛИ 34 коммутирует вьгход регистра 8 с входом ПЗУ 2 МП.

По". первому фронту синхроимпульса г, через группу 28 элементов И происходит считывание из ПЗУ 2 М11 и запись в блоки 66.М ОЗУ MK первой микрокоманды записываемой микропрограммы формата С (фиг. 7). С выхода поля 2.2 блока ПЗУ 2 МП адрес следующей микрокоманды подается через группу 29 элементов ИЛИ на информацион .tQf ь вход регистра 8. По этому же фронту адрес следующей микрокоманды с выхода блока 4 формирования адреса записывается в регистр 6. Далее работа узлов верхнего уровня аналогична работе в режиме 1. Го переднему фронту синхроимпульса происходит запись в блок 66.М ОЗУ МК новой микрокоманды. Далее работа узлов и блоков среднего и нижнего уровней аналогична описанной и продолжается до тех пор, пока на вьгходе 65 блока ПЗУ 2 MTI не появляется единичный сигнал Koft нец записи . По этому сигналу проис— ходит обнуление счетчика 68.М в блоке З.М МПУ, а также триггеров 10.M в регистре 10.

Режим 3.

Данный режим начинается после того, как окончена запись микропрограмм в блоки 3.1 — З.К МПУ и на входе 50.М группы элементов 26 И появляется единичный сигнал метки М р. Сигнал с выхода 50.М группы 26 элементов И устанавливает в единичное состояние триггеры 11.М регистра 11. Единичный

1341244

12 сигнал с выходов этих триггеров поступает на управляющие входы коммутатора 70.M блока 3.М МПУ и на управляющий вход элемента 73.М, разрешая тем самым прохождение адресов микро— команд с выхода регистра 67.М на адресный вход и синхроимпульсов Т на вход считывания блока ОЗУ МК 66.М.

На выход группы 71.М элементов И при 1р этом поступают микрокоманды форма та Э (фиг. 7). Код проверяемого логического условия с выхода 78.М

ОЗУ MK 66.M поступает на вход мультиплексора 69,М, на информационный вход 15 которого поступают сигналы логических условий с входа 4?.М системы.

Сигнал с выхода мультиплексора 69.M поступает на вход элемента ИЛИ 74.М, на котором происходит модификация адреса следующей микрокоманды. Промодифицированный адрес записывается по переднему фронту задержанного синхроимпульса 1, в. регистр 67.М.

Далее работа блока. 3.М МПУ продол1 жается аналогично описанному до появ— ления на выходе 55.M блока 3.М МПУ сигнала 11Конец операции1 .

Контроль блоков МПУ в этом режиме заключается в следующем. 30

В момент переключения триггеров

11.M регистра 11 в единичйое состояние начинается поиск контролируемого блока 3.1 — 3.К МПУ.

Сигналом окончания поиска контролируемого блока 3.1 — 3.К является появление единичного сигнала на одном из выходов 54.1 — 54.К. При этом на элементе ИЛИ 35 появляется еди4» яичный сигнал и возбуждается одновибратор 38. Сигнал с выхода одновибратора 38 устанавливает в нулевое состояние триггер 16. B счетчике 14 при этом записывается код но4 мера проверяемого блока 3.М МПУ, а счетчик 15 начинает .считать количество синхроимпульсов с . Кроме того, единичный сигнал с выхода 54.M эле— ментов И 30.1 — ЗО.К разрешает прохождение кода первой микрокоманды микропрограммы, формируемой блоком

3.М МПУ, от регистра 9.М на второй вход сумматора 18. На первый вход сумматора 18 поступает с выхода 64 блока 3.M МПУ адрес следующей микрокоманды. Сумматор 18 определяет адрес микрокоманды в блоке ПЗУ 2 MII, который с выхода через коммутатор 22 поступает на вход блока ПЗУ 2 МП.

Микрокоманды, считываемые из ПЗУ 2 МП и блоков 66.M ОЗУ, сравниваются на узле 21 сравнения. При неравенстве кодов микрокоманд на выходе узла 21 сравнения появляется единичный сигнал. Этот сигнал поступает на выход 45 и, воздействуя на входы син-. хронизации, переводит в единичное состояние триггер 13.М регистра 13, Сигнал с выхода 56.М триггера 13.М регистра 13 подается на управляющий

l вход блока 71 .М элементов И и блокирует выдачу операционных частей микрокоманд на выход отказавшего блока З.M МПУ. Если сигнал ошибки не появляется, то выбранный для контроля блок З.М МПУ контролируется в течение времени контроля, определяемого кодом переполнения счетчика

15. Сигнал с выхода переполнения счетчика 15 переводит триггер 16 в единичное состояние. Переключившись в единичное состояние, триггер 16 разрешает прохождение через элемент 31 И синхроимпульсов 7> с выхода 62 блока 5 синхронизации на счетный вход счетчика 14, устанавливает в нулевое состояние счетчик 15 и запрещает прохождение синхроимпульсов через элемент И 32 на вход счетчика 15.

Далее работа системы продолжается аналогично описанному. После появления на выходе 46 выходов 64 коммутатора 24 единичного сигнала "Конец операции М-ro блока МТУ триггер 11.М регистра 11 устанавливается в нулевое состояние, триггер 16 переходит в единичное состояние и начинается поиск нового блока 3.1 — З.К МПУ для контроля

Режим 4.

Данный режим является частным случаем предыдущего режима. Пусть система работает в режиме 3. Началом режима 4 является появление единичного сигнала на одном иэ выходов 49.1 — 49.К группы 26 элементов И.

При этом происходит следующее. Соответствующий триггер 10.М регистра 10 переходит в единичное состояние, на выходе элемента ИЛИ 34 появляется единичный сигнал, на всех выходах элементов 54.1 — 54.К устанавливает11 11 ся О . Это приводит к записи микро1241244!

4 программ в блоки М1ту,нижнего уровня аналогично описанному алгоритму. Появление на выходе элемента ИЛИ 35 нулевого сигнала вызывает установку триггера 16 в единичное состояние.

Счетчик 14 начинает считать постуЪ лающие на счетный вход синхроимпульсы э, счетчик 15 устанавливается .в

"0". При этом прекращается контроль 10 блоков 3..1 — З.К МПУ. Работа блоков

3.1 — З.К MID не изменяется„ Концом работы в данном режиме является появление на выходе 65 единичного сигнала "Конец записи". По этому сигналу триггеры 10.1 — IО.К регистра 10 устанавливаются в нулевое состояние.

Если продолжается к этому времени работа хотя бы одного блока 3.1

З.К KD то на выходе элемента ИЛИ 35 2р появляется единичный сигнал и система переходит в режим 3.

Режим 5.

В данный режим работы система переходит при работе в режиме 3 или 4.

Пусть система функционирует в режиме 4. Система переходит в режим 5 при .появлении на выходе элементов И группы элементов И 26 (5I.М) единичного

ЗО сигнала. В результате этого триггер

12.М регистра 12 переходит в единич.ное состояние. На выходе элементо ИЛИ-НЕ 36 появляется нулевой сигнал. Этот сигнал подается на вход запрета блока 5 синхронизации. При этом запрещается прохождение через элемент.И 5.3.блока 5 синхронизации синхроимпульсов с, на вход синхронизации регистра 6 адреса и разрешается прохождение синхроимпульсов через элемент И 5.4 на нулевой вход регистра 7 микрокоманд. Работа узлов верхнего уровня системы блокируется.

Работа блоков и узлов среднего и нижнего уровня не меняется. Концом рабо— ты.в данном режиме является появление на соответствующем выходе 55.1 — - 5$.К единичного сигнала "Конец операции 1 блока З.М МПУ. Па этому сигналу происходит обнуление регистра 9.М, обнуление триггера 12.М регистра 12.

После обнуления триггера 12.М на выходе элемента ИЛИ-НЕ 36 появится единичный сигнал. Этот сигнал подается через вход запрета блока 5 синхронизации на управляющие входы элементов И 5.3 и 5.4 разрешая прохождение синхроимпульсов, на вход синхронизации регистра 6 и запрещая прохож *-ние синхроимпульсов 7, на нулевой вход регистра 7.

По переднему фронту синхроимпуль/ са ь в регистр 7 записывается считанная из блока ПЗУ МК микрокоманда, а по переднему фронту синхроимпульса. о, в регистр 6 запишется модифицированный адрес следующей микрокомандь1. Далее работа системы IIpo должается по режиму 4.

Концом работы мультимикропрограммной управляющей системы является появление на выходе 43.1 блока 20 дешифратора единичного сигнала "Конец работы". По этому сигналу происходит обнуление триггера 5.2 в блоке 5 синхронизации. Нулевой сигнал с выхода триггера 5.2 запрещает выдачу синхроимпульсов с,, сz и с > генератором 5.1, и работа мультимикропрограммной управляющей системы прекращается.

Формул а изобретения

I. Мультимикропрограммная управляющая система„ содержащая блок формирования адреса микрокоманд, два регистра адреса, постоянное запоминающее устройство микрокоманд, регистр микрокоманд, мультиплексор, дешифратор микроопераций постоянное запоминающее устройство микропрограглм, регистр управления записью микропрограмм, регистр управления считыванием микропрограмм, блок синхронизации, регистр блокировки, группу блоков микропрограммного управления, две группы элементов И, группу элементов ИЛИ, элемент ИЛИ-НЕ, причем первый информационный вход блока формирования адреса микрокоманд является входом кода операции системы, группа выходов дешифратора микроопераций образует выход микроопераций высшего уровня системы, информационный вход мультиплексора является входом кода логических условий высшего уровня системы, первые входы команды.блоков микропрограммного управления группы образуют группу входов кодов логических условий нижнего уровня системы, выходы микроопераций блоков микропрограммного управления группы образуют группу выходов микроопераций нижнего уровня системы, запускак1241244 щий вход блока синхронизации является входом п ска системы, при этом выход блока формирования адреса микрокоманд соединен с информационным входом первого регистра адреса, выход которого соединен с адресным входом постоянного запоминающего устройства микрокоманд, выход которого соединен с первым и вторым информационными входами регистра микрокоманд, группа адресных выходов которого соединена с вторым информационным входом блока формирования адреса микрокоманд, первый вход конца операции высшего уров- 15 ня которого соединен с выходом соответствующего элемента И первой группы, группа выходов которой соединена с группой входов дешифратора микроопераций, выход микрооперации конца 20 работы которого соединен с входом останова блока синхронизации, вход запрета которого соединен с выходом элемента ИЛИ-НЕ, входы которо c,ñîåдинены с выходами регистра блокиров- 25 ки, нулевые входы которого соединены с нулевыми входами регистра управления считыванием микропрограмм и с выходами конца операции соответствующих блоков микропрограммного управления З0 группы, первые входы логических условий которых соединены с вьгходом; конца записи постоянного запоминающего устройства микропрограмм и нулевыми входами регистра управления записью микропрограмм, выходы которого соединены с вторыми входами логических условий соответствующих блоков микропрограммного управления группы, третьи входы логических условий ко- 40 торых соединены с соответствующими выходами регистра управления считыванием микропрограмм, группа выходов кода логических условий регистра микрокоманд соединена с адресным входом мультиплексора, выход которого соединен с вторым управляющим входом блока формирования адреса микрокоманд, группа выходов микроопераций регистра микрокоманд соединена с соответствую5G щими первыми входами элементов И первой и второй групп, выходы которых соединены с первыми входами элементов ИЛИ группы, причем выходы элементов И второй группы соединены соответственно с установочными входами регистра управления записью микропрограмм, регистра управления считыванием микропрограмм и регистра блокировок, выход метки регистра микрокоманд соединен с вторыми входами элементов И первой и второй групп, выходы элементов ИЛИ группы соединены с информационным входом второго регистра адреса микрокоманд, группа адресных выходов постоянного запоминающего устройства микропрограмм соединена с вторыми входами элементов ИЛИ группы, первый выход блока синхронизации соединен с синхровходом первого регистра адреса, второй— с нулевым входом регистра микрокоманд, третий — с синхровходом второго регистра адреса, четвертый — с четвертыми входами логических условий блоков микропрограммного управления группы, пятый — с первым и вторым синхрсвходами регистра микрокоманд, отличающаяся тем, что, с целью повышения достоверности работы, в нее введены узел сравнения, три коммутатора, группа буферных регистров начальных адресов микропрограмм, сумматор адреса, регистр контроля, триггер, три группы элементов И, два счетчика, дешифратор, два элемента И, три элемента ИЛИ, элемент НЕ, одновибратор, причем выход Неравно" узла сравнения соединен с синхровходами регистра контроля и является входом сигнала ошибки

l высшего уровня системы, выходы регистра контроля соединены .с соответствующими пятыми входами логических условий блоков микропрограммного управления и образуют группу выходов сигнала ошибкй нижнего уровня системы, при этом нулевые входы буферных регистров начальных адресов микропрограмм группы соединены с выходами конца операции соответствующих блоков микропрограммного управления группы, выходы микроопераций которых соединены с соответствующими информационными входами первого коммутатора, выход которого соединен с первыми информационными входами сумматора адреса и узла сравнения, второй информационный вход которого соединен с выходами элементов И третьей группы, первые входы которых соединены с соответствующими первыми входами элементов И четвертой группы и

I вь,ходом микроопераций постоянного

1241244

18 запоминающего устройства микропрограмм, адресный вход которого соединен с выходом второго коммутатора, первый информационный вход которого соединен с выходом второго регистра адреса, второй информационный вход второго коммутатора соединен с выходом сумматора адреса, второй информационный вход которого соединен с выходом третьего коммутатора, информационные входы которого соединены с соответствующими выходами буферных регистров начальных адресов микропрограмм группы, информационные входы которых соединены с выходами элементов ИЛИ группы, выход разряда конца операции первого коммутатора соединен с первым входом первого элемента ИЛИ, выход которого соединен с единичным входом триггера, единичный выход триггера соединен с первым входом первого элемента И и нулевым ! входом первого счетчика, выход переполнения которого соединен с вто- 2 рым входом первого элемента ИЛИ, третий вход которого соединен с выходом элемента НЕ, вход которого соединен с выходом второго элемента ИЛИ, разрешающим входом узла сравнения и ЗО входом одновибратора, выход которого соединен с нулевым входом триггера, нулевой выход которого соединен с первым входом второго элемента И, выход которого соединен со счетным входом первого счетчика, второй вход второго элемента И соединен с четвертым выходом блока синхронизации, шестой выход которого соединен с вторым входом первого элемента И, выход

4О которого соединен со счетным входом второго счетчика, выходы которого соединены с входами дешифратора, вы- . ходы которого соединены с первыми входами элементов И пятой группы, вы45 ходы которых соединены с соответствующими управляющими входами первого коммутатора, установочными входами. регистра контроля, входами второго элемента ИЛИ и управляющими входами третьего коммутатора, установочные входы регистра управления записью микропрограмм соединены с соответствующими синхровходами буферных регистров начальных адресов микропрограмм группы, вторые входы команды блоков микропрограммного управления группы соединены с выходами элементов И четвертой группы, вторые входы которых соединены с вторыми входам: элементов И третьей группы, первыми и вторыми управляющими входами второго коммутатора., третьими входами элементов H пятой группы и выходом третьего элемента ИЛИ, входы которого соединены с выходами регистра управления записью микропрограмм, выходы регистра управления считыванием микропрограмм соединены с третьими входами элементов И пятой группы.

2. Система по п. 1, о т л и - ч а ю щ а я с я тем, что блок микропрограммного управления содержит оперативное запоминающее устройство, коммутатор, ре:.-истр, счетчик, мультиплексор, два элемента И, элемент ИЛИ, элемент задержки и группу элементов И, причем информационные входы мультиплексора и оперативного запоминающего устройства являются первым и вторым входами команды блока соответственно, выходы элементов И rpynnbl являются выходами микроопераций блока„ нулевой вход счетчика является первым входом логических условий блока., первый вход первого элемента И соединен с первым управляющим входом коммутатора и является вторыь входом логических условий блока, первый вход второго элемента И соединен с. вторым,и третьим управляющими входами коммутатора и является третьим входом логических условий блока, вход элемента "-,àäåðæêè соединен с вторыми входами первого и второго элементов H и является четвертым входом логических условий блока, первые входы элементов И группы образуют I пятый вход логических условий блока, при этом в блоке микропрограммного управления группа информационных выходов оперативного запоминающего устройства соединена с соответствующими вторыми входами элементов И группы, причем группа выходов разрядов логических условий оперативного запоминаюшего устройства соединена с адресным входом мультиплексора, немоди-. фицируемые разряды адресного выхо- да оперативного запоминающего устройства соединены с группой входов немодифицированных разрядов регистра, модифицируемый разряд адресного выхода оперативного запоминающего устройства соединен с первым входом эле20

1241244

Фиг. 1 мента ИЛИ, выход которого соединен с группой в::одов модифицируемых разрядов регис ра, выход которого соединен с первым информационным входом коммутатора, выход которого соединен с адресным входом оперативного запоминающего устройства, вход записи которого соединен с выходом перваго элемента И, счетным входом счетчика и нулевым входом регистра, синхровход которого соединен с выходом элемента задержки, вход считывания. оперативного запоминающего устройства соединен с выходом второго элемента И, выход мультиплексора соеди,нен с вторым входом элемента ИЛИ.

1241244

f0

53 . Р1

52М

5k !

241244

Ôîã. Ф

Л5У МК

Ac A 0 ю к

@san /fan N n 0

У икании

РИ ИкО

Аеп ЛУ Ан.ю Hегоn Nsn Юл

1 1 1

1- и канал

ЛУ N7

1241244

Г= гг ШдШШ21Ш1шШ31 . г Г Г Л 0

Чог. 9

Заказ 3490/44 иРаг Пааписисе .671 . роизв.-полигр. др-тие, r. ужгород, ул. Проектная„ 4 с