Запоминающее устройство

 

Изобретение относится к вычислительной технике и может быть использовано в электронной промьшшенностй при изготовлении больших интегральных схем запоминакяцих устройств. Изобретение позволяет обеспечить опрос дефектов, возникающих в отдельных ячейках при изготовлении интегральных .полупроводниковых схем памяти, с помощью более простых средств. Запоминающее ус грдйство содержит первый и второй дешифраторы, первую и вторую программируемые логические матрицы, накопитель, элементы ИЛИ-НЕ, ИЛИ, разрядные формирователи, блок вывода информации, блок ввода информации , адресные, информационные и управляющие входы и выход устройства . 1 ил. Ю ;: Э

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСН ИХ

РЕСПУБЛИН (59 4 G 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

А !

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3764911/24-24 (22) 05.07.84 (71) Минский радиотехнический институт (46) 30.06.86. Бюл..Я 24 (72) В. К. Конопелько (53) 681.327.6(088.8) (56) Электроника. 1982, У 11, с. 47, рис. 5.

Электроника. 1981, 11 15, с. 41-46. (54) ЗАПОИИНА1ОЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть использовано в электронной промышленности

„.,ви„„щщд а1 при изготовлении больших интегральных схем запоминающих устройств. Изобретение позволяет обеспечить опрос дефектов, возникающих в отдельных ячейках при изготовлении интегральных полупроводниковых схем памяти, с помощью более простых средств. Запоминающее устрбйство содержит первый и второй дешифраторы, первую и вторую программируемые логические матрицы, накопитель, элементы ИЛИ-HE

ИЛИ, разрядные формирователи, блок вывода информации, блок ввода информации,. адресные, информационные:и управляющие входы и выход устройства. 1 ил.

1241291

Изобретение относится к вычислительной технике и может быть использовано в электронной промышленности при изготовлении больших интегральных схем запоминающих устройств.

Целью изобретения является упрощение. устройства.

На чертеже представлена блок-схема устройства.

Запоминающее устройство содержит второй дешифратор 1, адресные входы

2 второй группы устройства, вторую программируемую логическую матрицу (ПЛМ) 3, вторую группу адресных входов 4 устройства, первый дешифратор

5, первую программируемую логическую матрицу (ПЛМ) 6, входы 7 первой группы накопителя (матрица) 8, входы 9 второй группы накопителя 8, элемент

ИЛИ-НЕ 10, вход ll накопителя 8, элемент ИЛИ 12, дополнительный вход 13 элемента ИЛИ-НЕ 10, управляющий вход 14 второго дешифратора, выход 15 элемента ИЛИ-HF., управляющий вход 16 первого дешифратора, выходы 17 второй матрицы 3 программируемъ|х элементов памяти, первые входы 18 элементов

ИЛИ 19 группы, выходы второй 20 и первой 21 группы второго дешифратора 1, входы 22 третьей группы разрядных формирователей 23, входы 24, t второй группы разрядных формирователей 23, входы/вьгходы 25 накопителя 8, . блок 26 ввода информации, выходы 27 разрядных формирователей 23, блок 28 вывода информации, соединенный с выходом 29 блока 26 ввода информации, первый 30, второй 31 управляющие вхо ды, информационный вход 32 и выход 33 чстройства.

Устройство работает следующим образам.

Программирование элементов в ПЛМ 3 и 6 может осуществляться, например, путем пережигания плавких связей с помощью лазера. При изготовлении при обнаружении дефектных байтов в матрице в ПЛМ 3 (каждое слово матрицы 3 состоит из двух частей: хранения адреса дефектного байта в слове и разряда) заносятся на постоянное хранение с помощью лазера коды адресов дефектных байтов, содержащих дефектные элементы памяти.

В ПЛМ 6 аналогичным образом при изготовлении устройства заносятся на постоянное хранение коды адресов

2(!

)5

312

g5

55 дефектных слов, замещаемых на резервные слова.

Благодаря подобного рода программированию ПЛМ 3 и 6 при опросе дефект ных байтов и слов ПЛМ на соответствующих выходах 17 и 9 этих матриц устанавливаются единичные сигналы.

В результате на выходе 11 элемента

ИЛИ 12, а следовательно, и на входе и входах 9 второй группы будут присутствовать единичные сигналы, которые опрашивают резервные слова элементов памяти ма1 рицы 8; кроме того, элемент ИЛИ-НЕ 10 запирает первый дешифратор 5.

При эксплуатации запись и считывание осуществляются обычным образом выбором основных (7) или резервных (9, 11) слов элементов памяти ПЛМ 8 при помощи сигналов на адресных (4), разрядных (2) и управляющих (30, 31, 32) входах дешифраторов 1 и 5, ПЛМ 3, 6, блока 26.

Если опрашивается исправный байт или слово элементов памяти матрицы 8 (адреса которых не хранятся в ПЛМ 3 и 6) „ то на выходах 17, 9 ПЛМ 3 и 6 установятся нулевые сигHBlIbI (поскольку в ПЛМ 3 и 6 не происходит совпадения пришедших адресов -(2 и 4) с хранимыми в ПЛМ 3 и 6), а на выходе элемента ИЛИ-HE 10 — единичный сигнал.

В результате дешифраторы 1 и 5 открыты и тем самым происходит запись и считывание информации в или из исправного байта или слова (7) матрицы 8 по адресам (2 и 4) с входов 32 или.на выходы 33 устройства через блоки 26, 28, 23. ,Если опрашивается дефектный байт элементов памяти матрицы 8, то в одном из слов ЛЛМ 3 происходит сов падение поступивших по входам 2 и 4 адресов слова и разряда с хранимыми, и на соответствующем выходе 17 KIN 3, выходе 11 элемента ИЛИ 12 устанавливается единичный сигнал. Этот сигнал. закрывает (устанавливает на выходах

7, 20 и 21 нулевые сигналы) дешифратор 1; дешифратор 5 опрашивает резервное слово (ll) (замещающее дефектные байты) матрицы 8. Кроме того, данный единичный сигнал опрашивает, проходя через соответствующий элемент ИЛИ 19, один из байтов резервно. го слова (11) матрицы 8, включая соответствующие разрядные формирова тели 23 в блоке. Тем самым информаз 1241 ция с входов 32 блока 26 заносится через выходы 24, блок формирователей 23, выходы 25 в матрицу 8, или считывается с выходов 25 матрицы 8 на выходы 27 блока формирователей 23 и далее через блок 28 на выходы 33 устройства. При этом, поскольку в

ПЛИ 6 не происходит совпадения с хранимой в этой матрице информацией, то на выходах 9 присутствуют нулевые 10 сигналы, которые не опрашивают остальные резервные слова, замещающие целые дефектные строки матрицы 8, l

Если опрашивается дефектное слово матрицы 8, то на одном из выхо дов 9 ПЛМ 6 устанавливается единичный сигнал, который опрашивает соответствующее резервное слово матрицы 8 и,проходя через элементы ИЛИ-НЕ

1О, закрывает дешифратор 5 и, следовательно, не допускает опроса замещаемого дефектного слова (7). матрицы 8. При этом, поскольку на выходах !

7 ПЛИ 3 присутствуют нулевые сигналы, то дешифратор 1 открыт и сигналы с выходов 20 и 21 этого дешифратора без изменения проходят через элементы ИЛИ 19 на входы 22 и 21 блока формирователей 23, Тем самым по адресу соответствующего резервного слова 9 30 и разрядного кода на входах 2 происходит обращение к исправным резервным элементам памяти матрицы 8.

Формула изобрет ения З5

Запоминающее устройство, содержащее накопитель, входы первой группы которого соединены с выходами перво291 c$ го дешифратора, входы которого соединены с входами первой программируемой логической матрицы и входами первой группы второй, программируемой логической матрицы и являются адресными входами первой группы устройства, входы второй группы второй программируемой логической матрицы соединены с входами второго дешифратора и являются адресными входами второй группы, выходы первой группы второго дешифратора соединены с входами первой группы разрядных формирователей, входы-выходы которых соединены с входами †выхода накопителя, а выходы и входы второй группы являются информационными выходами и входами устройства соответственно, элемент ИЛИ-НЕ, входы которого соединены с входами второй группы накопителя и выходами первой программируемой логической матрицы, а выход соединен с управляющим входом первого дешифратора, о тл и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит группу элементов ИЛИ и элемент ИЛИ, входы которого соединены с выходами второй программируемой логической матрицы и первым входом элементов ИЛИ группы, второй вход каждого из которых соединен с выходами второй группы второго дешифратора, а выходы элементов ИЛИ группы соединены с входами третьей группы разрядных формирователей, выход элемента ИЛИ соединен с входом накопи.— теля, дополнительным входом элемента ИЛИ-НЕ и управляющим входом второго дешифратора.

1241291

Составитель Г. Бородин

Редактор Т. Парфенова Техред Н.Бонкало

Корректор Е. Рошко

Заказ 3604/47 Тираж 543

ВНИИЛИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4