Устройство для выделения области во внешней памяти

 

Изобретение относится к вычислительной технике, в частности к устройствам управления внешней памятью. Целью изобретения является расширение функциональных возможностей устройства за счет выделения вычислительным ресурсам комплекса оптимального по размерам участка внешней памяти. Устройство содержит блок памяти, коммутатор , группу блоков анализа внешней памяти, счетчик, дешифратор, генератор импульсов, элемент И, триггер, злемент сравнения. Устройство реализует алгоритм вьщеления вычислительным ресурсам комплекса наиболее подходящего по размерам участка внешней магнитной памяти. 1 ил. (Л С

СОЮЗ ССВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (59 4 С 06 F 13 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ С8ИДЕТЕЛЬСТВУ (21) 3856237/24-24 (22) 18.02.85 (46) 30.08.86. Бюл. II 32 (72) В.В.Мазаник (53) 681.3(088.8) ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И 0THPblTI44 (56) Авторское свидетельство СССР

У 602934, кл. G 06 F 3/04, 1975 °

Авторское свидетельство СССР

У 881722, кл. С 06..F 3/04, 1971. (54) УСТРОЙСТВО ДЛЯ ВЫДЕЛЕНИЯ ОБЛАСТИ

ВО ВНЕШНЕЙ ПАМЯТИ (57) Изобретение относится к вычислительной технике, в частности к уст..SU„„ I25444427 А 1 ройствам управления внешней памятью.

Целью изобретения является расширение функциональных возможностей устройства за счет выделения вычислительным ресурсам комплекса оптимального по размерам участка внешней памяти. Устройство содержит блок памяти, коммутатор, группу блоков анализа внешней памяти, счетчик, дешифратор, генератор импульсов, элемент И, триггер, элемент сравнения. Устройство реализует алгоритм выделения вычислительным ресурсам комплекса наиболее подходящего по размерам участка внешней магнитной памяти. 1 ил.

544,97

Изобретение относится к вычислительной технике, в частности, к устройствам управления внешней памятью.

Цель изобретения — расширение функциональных возможностей устройства за счет выделения вычислительным ресурсам комплекса оптимального размера участка внешней памяти.

На чертеже представлена структурная схема устройства.

Устройство содержит счетчик 1, дешифратор 2, блок 3 памяти, коммутатор 4, группу 5 блоков анализа внешней памяти, генератор 6 импульсов, элемент 7 И, триггер 8, элемент 9 сравнения, причем каждый блок анализа внешней памяти содержит первую и вторую группы регистров 10 и 11, первый, второй регистры 12 и 13, счет" чик 14, первый и второй дешифраторы 15 и 16, триггер 17, первый, второй элементы 18 и 19 сравнения, первую, вторую, третью группы блоков элементов И 20-22, первую, вторую, третью группы элементов И 23-25, первый и второй элементы И 26 и 27, элементы 28 задержки, первую, вторую, третью и четвертую группы элементов ИЛИ 29-32, элемент ИЛИ 33, регистр 34, элемент 35 ИЛИ, блок 36 регистров, группу 37 блоков элементов И, блок 38 элементов ИЛИ, устано-. вочный вход 39 устройства, зход 40 о размера максимального свободного участка памяти устройства, вход 41 задания размера требуемого памяти устройства, группу входов 42 начального адреса, группу входов 43 размера свободного участка памяти, запускающий вход 44 устройства, вход 45 общей емкости памяти, выход 46 сигнализации готовности устройства, группу выходов 47 начального адреса устройства.

Устройство работает следующим образом.

По входу 41 в регистр 34 заносится код размера требуемого куска памяти на магнитном барабане (МБ).

В счетчике 1 хранится код номера

МБ/К, на котором выделена память для предшествующего запроса. По входу 44 триггер 8 устанавливается в единичное состояние и содержимое счетчика 1 увеличивается на 1: (STj:=

=К+1. В регистрах 36 блока 3 памяти хранятся коды размеров максимальных свободных кусков памяти íà 7, М (М вЂ” количество МБ). Содержимое

К+1-го регистра 36 через коммутатор 4 подключается к первому входу элемента 9 сравнения, на второй вход которого подается содержимое регистра 34. Если код размера максимального свободного куска памяти на К+1-м

М5 превышает или равен требуемому, то на выходе элемента 9 сравнения появляе-.ся единичный сигнал, который обнуляет триггер 8, поступает на выход 46 устройства и запускает К+1-й блок 5 анализа внешней памяти на магнитном барабане.

В противном случае (т.е. на К+1-м

МБ свободного куска памяти требуемого размера нет) содержимое счетчика 1 увеличивается на единицу и производится анализ К+2-го МБ. Такой поиск повторяется по круговому алгоритму до тех пор, пока не будет найден МБ, на котором есть кусок свободной памяти требуемого размера (если такого вообще нет на данный момент времени, то операционная система через фиксированное время, равное максимальному времени работы устройства, опрашивает выход 46 устройства и выдает отказ заказчику).

При запуске К+1-ro (т.е. первого

МБ, удовлетворяющего запросу) сигнал с выхода элемента 9 сравнения через элемент 36 И устанавливает триггер 17 в единичное состояние. По К+1-му входу 45 устройства в регистр 13 заносйтся код емкости МБ. Триггер 17 разрешает прохождение импульсов с генератора 6 на счетный вход счетчика 14 ° В результате производится последовательный анализ содержимого регистров 11, в которые по входам 43 устройства заносятся коды размеров свободных кусков памяти МБ. Содержимое i-го регистра 11 поступает на первый вход элемента 18 сравнения, на второй вход которого поступает содержимое регистра 34 (код размера требуемого куска памяти). Если размер i-го свободного куска памяти

-сК+,1-го МБ.в i-м регистре 11 равен йли превышает требуемый в регистре 34, то на выходе элемента 18 сравнения появляется единичный сигнал, который разрешает поступление содержимого

i-го регистра 11 на первый вход элемента 19 сравнения, на второй вход которого подается содержимое регистра 13.

Как только будет найден первый

i-й свободный кусок памяти из i-ro

1254497 регистра li .удовлетворяющий требуемому запросу из регистра 34, на выходе элемента 19 сравнения появляется единичный сигнал, показывающий, что содержимое i-го регистра 11 меньше, чем содержимое регистра 13, поскольку первоначально в регистре 13 записан максимально возможный код — код емкости МБ. При этом сигнал на выходе элемента ИЛИ 33 разрешает запись tO кода из счетчика 14 в регистр 12; содержимое i-го регистра 11 записывается в регистр 13.

Затем, начиная с i+i-ro куска свободной памяти производится поиск тако-5 го t-го (f> i) куска свободной памяти, который удовлетворяет требуемому запросу и имеет размер, меньший чем

i-го. Тогда код размера (-го куска памяти записывается в регистр 13, а щ в регистр 12 записывается код 1 из счетчика 14.

Процесс продолжается до тех пор, пока не будут просмотрены все свободные куски памяти на К+1 †МБ. При вы- 25 полнении указанного условия в регистре 12 хранится код L куска памяти, наиболее подходящего к требуемому запросу. При этом на и-и (последнем) выходе дешифратора 15 появляется еди- 0 ничный сигнал, который через элемент 28 задержки разрешает подачу кода L из регистра 12 на вход дешифратора 16. Тогда разрешается прохождение кода начального адреса L-ro свободного куска памяти из Ь-ro регистра 10 на выход 47 устройства.

Сигнал с выхода элемента 28 задержки обнуляет триггер 17, регистры 12 и 34. На этом работа устройст40 ва заканчивается.

Формула изобретения

Устройство для выделения области во внешней памяти, содержащее счетчик, дешифратор, блок памяти, элемент И, коммутатор и элемент сравнения, причем установочный вход устройства подключен к установочному входу счетчика, выход которого соединен с входом дешифратора, выход элемента И по;-,ключен к счетному входу счет" чика, вход задания размера максимального свободного участка внешней памяти устройства соединен с информационным входом блока памяти, выход которого подключен к информационному входу коммутатора, выход которого соединен с первым входом элемента. сравнения, выход дешифратора подключен к управляющему входу коммутатора,отличающееся тем, ( что, с целью расширения функциональных возможностей устройства за счет выделения вычислительным ресурсом комплекса оптимального размера участка внешней памяти, в него введены генератор импульсов, триггер, регистр, элемент ИЛИ и группа блоков анализа внешней памяти, каждый из которых содержит первую и вторую группы регистров, первый второй регистры, счетчик, первый, второй дешифраторы, триггер, первый, второй

> элементы сравнения, первую, вторую, третью группы блоков элементов И, первый, второй элементы И, элемент задержки, первую, вторую, третью и четвертую группы элементов ИЛИ, элемент ИЛИ, причем запускающий вход устройства подсоединен к единичному входу триггера, выход которого подключен к первому входу элемента И, второй вход которого подключен к выходу генератора импульсов, вход задания размера требуемой памяти устройства подсоединен к информационному входу регистра, выход которого соединен с вторым входом элемента сравнения и. с первым входом первого элемента сравнения каждого блока анализа внешней памяти, выход элемента сравнения подсоединен к нулевому входу триггера, к выходу сигнализации готовности устройства и к первому входу первого элемента И каждого блока анализа внешней памяти, выход генератора импульсов подключен к перному входу второго элемента И каждого блока анализа внешней памяти, К-й выход (К=l, И) дешифратора подключен к второму входу первого элемента И

K-го блока анализа внешней памяти, вход обнуления регистра соединен с выходом элемента ИЛИ, К-й вход которого соединен с выходом элемента задержки К-го блока анализа внешней памяти, в каждом блоке анализа внешней памяти выход первого элемента И соединен с единичным входом триггера, выход которого соединен с вторым входом второго элемента И, выход которого подключен к счетному входу счетчика, информационный выход i-ro (i=1, и) регистра первой группы соединен с первыми входами элементов И

i-ro блока первой группы, информаци12544 онный выход j -ro ()=Г, n) регистра второй группы соединен с первыми входами элементов И j-ro блока второй группы, i"é выход первого дешифратора соединен с вторыми входами элемен5, тов И i-ro блока первой группы, и-й выход первого дешифратора соединен с входом элемента задержки, выходы элементов И 1-го блока первой группы соединены с д=ми входами элемен- 1О тов ИЛИ первой группы, j-й ()=1; n) выход второго дешифратора соединен с вторыми входами элементов И j-го блока второй группы, выходы которых соединены с i-ми входами элементов

ИЛИ второй группы, выходы которых подсоединены к второму входу первого элемента сравнения, выходы элементов И j-блока второй группы соединены с первыми входами элементов И

1-го блока третьей группы, выход перво го элемента сравнения соединен с вторыми входами блоков элементов И третьей группы, выходы элементов И j-ro блока третьей группы соединены

25 с j-ми входами элементов ИЛИ третьей группы, выходы которых соединены с первыми входами элементов И первой группы и с первым входом второго элемента сравнения, выход которого соединен с вторыми входами элементов И первой группы, выходы которых соединены с первыми входами элементов KIH четвертоф группы и с входами элемента ИЛИ, выход которого сое1 35

97 Ь динен с первыми входами элементов И второй группы, вторые входы которых соединения с информационным выходом счетчика и с входом первого дешифратора, выход элемента задержки соединен с нулевым входом триггера, с входом обнуления первого регистра и с первыми входами элементов И третьей группы, вторые входы и выходы которых соединены соответственно с выходом первого регистра и с входом второго дешифратора, выходы элементов И первой группы соединены с информационным входом первого регистра, выходы элементов ИЛИ четвертой группы соединены с информационным входом второго регистра, выход которого соединен с вторым входом второго элемента сравнения, К-й вход начального адреса группы подсоединен к информационным входам регистров первой группы К-ro блока анализа внешней памяти, К-й вход размера свободного участка памяти подсоединен к информационному входу регистров второй группы К"ro блока анализа внешней памяти, вход общей емкости устройства соединен с вторыми входами элементов ИЛИ четвертой группы каждого блока анализа внешней памяти, выходы элементов ИЛИ первой группы К-го блока анализа внешней памяти соединены с К-ми выходами начального адреса группы устройства.!

254497

Составитель С.Бурухин

Техред И.Попович Корректор 4.Самборская

Редактор И.Касарда

Тираж 671 Подпис но е

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий!

13035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 4722/53

Производственно-полиграфическое предприятие, F,Óæãîðîä, ул.Проектная, 4