Устройство для сопряжения вычислительных машин и управляющей вычислительной машины

 

Изобретение относится к области вычислительной техники и может быть использовано при построении многома- ,шинных вычислительных систем. Целью изобретения является расширение класса решаемых задач.за счет обеспечения бесконфликтной работы равноприоритетных вычислительных машин. Цель достигается тем, что. в устройство, содержащее две группы блоков элементов И, группу элементов ИЛИ, группу регистров приоритета, коммутатор, лзегистр управления, деши фатор команды , регистр приращений, элемент ИЛИ , и деши4фатор максимального кода приоритета,введены третья группа бло- .ков элементов И, группа элементов И и группа элементов НЕ. 2 ил, (/) С ел СП Jii

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

PECflYSЛИК (5р 4 G 06 F )3/)4

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Ь „. "« -"u

«,, ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

Г)О делАм изОБРетений иотнРытий

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3775274/24-24 (22) 27.07.84 . (46) 15.09.86. Бюл. У 34 (72) В.А. Титов, В.Л. Гайдуков, Г.И. Забелин и Н.К. Тишуров (53) 681..325(088.8) (56) Авторское свидетельство СССР

)) 533928, кл. G 06 F 15/16, 1975 .

Авторское свидетельство СССР

)) 1068944, кл. G 06 F )5/00, 1982.

I (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ВЫЧИСЛИТЕЛЬНЫХ МАШИН И У))РАВЛЯЮЩЕЙ

ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ (57) Изобретение относится к области вычислительной техникии может бытьис. SU„„)257654 А1 пользовано при построении многомашинных вычислительных систем. Целью изобретения является расширение клас- са решаемых задач.за счет обеспечения бесконфликтной работы равноприоритетных вычислительных машин. Цель достигается тем, что в устройство, содержащее две группы блоков элементов И, группу элементов KIN, группу регистров приоритета, коммутатор, .регистр управления, дешифратор команды, регистр приращений, элемент ИПИ ., и дешифратор максимального кода нриоритета,введены третья группа бло- .ков элементов И, группа элементов И .

Ф и группа элементов НЕ. 2 ил, . Е

1257654 2 зовано при построении многомашинных вычислительных систем.

Цель изобретения — расширение класса решаемых задач за счет обеспечения бесконфликтной работы сопрягаемых вычислительных машин (ЗВМ), имеющих равный приоритет.

На фиг. I представлена блок-схема устройства; на фиг. 2 — функциональная схема дешифратора максимального кода приоритета.

Устройство содержит (фиг. I) блоки 1 и 2 элементов И первой и второй групп., блоки 3 элементов ИЛИ группы, блоки 4 элементов И третьей группы, регистры 5 приоритета группы, элементы НЕ 6 группы, элементы И 7 группы, регистр 8 приращений, коммутатор 9, регистр 10 управления, дешифратор II команды, элемент ИЛИ 12, дешифратор

13 максимального кода приоритета, информационный вход !4 устройства, входы 15 и 16 настройки и пуска устройства, группа входов 17 запросов .устройства, группа информационных входов 18 устройства, вход 19 задания приоритетов устройства, группа информационных выходов 20 устройства, выход 21 запроса устройства и информационный выход 22 устройства.

Дешифратор 13 максимального кода приоритета содержит (фиг. 2) элементы ИЛИ-HE 23 группы, группы узлов

24 дешифрации, каждый из которых состоит из элемента ИЛИ 25 и группы элементов И 26, группа входов 27, индикаторный выход 28 и группа выходов 29 дешифратора.

Устройство работает следующим образом, В исходном состоянии на регистрах

5 находятся коды приоритетов HM,записываемые по входу 19 управляющей

BN, причем в процессе функционирования вычислительной системы эти коды приоритетов могут меняться. На входа>

l7 устройства находятся нулевые потенциалы, что свидетельствует об отсутствии запросов на обмен информацией по инициативе ВМ системы. На регистр .8 управляющая BM заносит информацию на несколько характерных участков функционирования вычислительной системы; число таких участков зависит от количества различных причин {чтение операнда, запись результата и др).

Изобретение относится к вычислительной технике и может быть испольОбмен информацией между управляе мыми и управляющей ВМ по инициативе управляющей ВМ осуществляется следующим образом.

Команда настройки заносится управляющей ВМ по входу 15 в регистр 8, состояние которого определяет режим работы управляющей BN с оперативной памятью одной из управляемых BN, Ин вЂ

1О формация о состоянии регистра 8 через ком мутатор 9 в промежутки времени, определяющие подачу управляющей

HM запускающих сигналов по входу 16, поступает на вход регистра 10. По состоянию регистра 10 дешифратор ll на одном из своих выходов вырабатывает управляющий сигнал, по которому определяется та ВМ, к памяти которой происходит обращение. Код адреса обращения поступает на блок 2 по входу 14 и далее в регистр адреса оперативной памяти только одной выбранной

BM. Через элементы И блока 2 по входу 14 осуществляется также передача синхросигналов и управляющей информации к выбранной ВМ без нарушения процесса вычислений в ней..Элементы

И блока 1 обеспечивают передачу информации к управляющей BN по выходу 22.

Ю

Обмен информацией по инициативе одной из ВМ системы с управляющей

ВМ происходит следующим образом.

По окончании решения задачи при возникновении неисправности или при другом виде запроса на обмен некоторая ВМ посылает сигнал запроса по входу 17 на управляющий вход соответствующего блока 4 элементов И, ® .после чего код приоритета с выхода соответствующего регистра 5 через. открытые элементы И блока 4 поступает на входы дешифратора 13, который обеспечивает выбор наиболее приоритетного запроса на обмен, а также позиционного номера (адреса) ВМ наиболее высокого приоритета из числа выставивших запросы на вход 17. Сигнал наличия запроса сигнального выхода дешифратора 13 через элемент ИЛИ

12 поступает по выходу 21 к управляющей ВМ, которая принимает решение о целесообразности изменения циклограммы работы вычислите ьной системы. Одновременно с соответствующе -о адресного выхода дешифратора 13 (может быть несколько таких выходов) высокий потенциал открывает соответствую1257654

3 щий элемент И 7, с выхода которого высокий потенциал поступает на вход соответствующего элемента ИЛИ 3; Остальные элементы И 7, находящиеся правее открытого элемента И, блокируются через элемент НЕ. В том случае, если запрашиваемый обмен является целесообразным, управляющая ВМ по входу 15 подает новый код режима функционирования вычислительной сис- 10 темы.

После обслуживания запроса на обмен информацией по инициативе управляемой ЭВМ последняя сбрасывает сигнал запроса.на входе 17 устройства. 15

Формула изобретения

Устройство для сопряжения вычислительных машин и управляющей вычисли- 20 тельной машины, содержащее две группы блоков элементов И, группу элементов ИЛИ, первые входы которых соединены с группой выходов двшифратора команды, группу регистров приоритета,25 входы которых образуют вход задания приоритета устройства, коммутатор, соединенный выходом через регистр .управления с входом дешифратора команды, а управляющим входом — с вхо- )g дом пуска устройства, регистр приращений, входом подключенный к входу настройки устройства, а выходом— к информационному входу коммутатора, элемент ИЛИ и дешифратор максимально го кода приоритета, группа сигнальных выходов которого подключена к группе . входов элемента ИЛИ, выход которого является выходом запроса устройства, 4 причем информационные входы блоков элементов И первой группы и выходы блоков элементов И второй группы подключены соответственно к информационным выходам и входам соответствующих вычислительных машин, информационные входы блоков элементов И второй группы подключены к информационному выходу управляющей вычислительной машины, а управляющие входы соединены с выходами соответствующих элементов ИЛИ группы и управляющими входами соответствующих блоков элементов И первой группы, выходы которых соединены с информационным входом управляющей вычислительной машины, о т л и ч а ю щ е е с я тем, что, с целью расширения класса решаемых задач, в него введены третья группа блоков элементов И, группа элементов

НЕ и группа элементов И, причем управляющий и информационный входы

i-го (i=1,n) блока элементов И третьей группы подключены соответственно к выходу запроса i-й вычислительной машины и выходу i-го регистра:.. приоритета, а выход — к i-му кодовому входу дешифратора максимального кода приоритета, i-A адресный выход которого соединен с входом (i-1)-го . элемента И группы и через i-й элемент

НЕ с группой входов k-.ro (k=i, п-1) элемента И группы, первый адресный выход дешифратора максимального кода приоритета и выход j-ro (j=l,n-l) элемента И группы подключены соответственно ко втбрым входам первого элемента ИЛИ и (+1)-го элемента ИЛИ группы.

1257654 уз

» ю » ° амавьвм3

le

Составитель В ° Вертлиб

Редактор М. Петрова Техред Л.Сердюкова Корректор С.. Черни

Заказ 4958/48 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва„ Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, F, Ужгород, ул. Проектная 4