Устройство для определения параметрической надежности радиоэлектронных объектов

 

Изобретение относится к области вычислительной техники, может быть ;использовано;. -при оценке надежности по постепенным отказам / параметрической надежности) радиоэлектронных устройств и является усовершенствованием устройства по авт.св.N 522504, Информативность основного устройства повьшается путем отображения области безотказной работы с помощью блоков отображения, число которых равно С где п - количество входных параметров . На выходных шинах п дешифраторов , подключенных входами к выходу блока перебора реализаций, появляется расшифрованная информация об уровнях входных параметров х, х ..,х, Если данное сочетание уровней является отказным, накопитель фиксирует его. Одновременно запитьтаются три входа элемента И, управляющего срабатыванием индикатора отказа рабочей точки с координатами (х,, Xg)..., (х;, xj), ..., (Xf,, , х„ ). По окончании перебора реализаций по изображениям , полученным в блоках отображения ., определяется область безотказной работы. 2 ил. i (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (gg 4 G 06 F 15/46, Н 05 К 1О/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Я

Р ;;л

ОПИСАНИЕ ИЗОБРЕТЕНИЯ /"

H А BTOPCK0MV СВИДЕТЕЛЬСТВУ

Информативность основного устройства повышается путем отображения области безотказной работы с помощью блоков отображения, число которых равно С„ где n — количество входных параметров. На выходных шинах и дешифраторов, подключенных входами к выходу блока перебора реализаций, появляется расшифрованная информация об уровнях входных параметров х „, х,,х„, Если данное сочетание уровней является отказным, накопитель фиксирует

его. Одновременно запитываются три входа элемента И, управляющего срабатывайием индикатора отказа рабочей точки с координатами (х1 х ) (х ух ) у ° в, (х х ) ° По окон чании йеребора реализаций по иэображениям, полученным в блоках отображения, определяется область безотказной работы. 2 ил. (61) 522504 (21) 3811481/24-24 (22) 31.10.84 (46) 23.09.86. Бюл. N- 35 (71) Киевский институт автоматики им. ХХУ съезда КПСС (72) О.А.Стадник (53) 621..396 (088.8) (56) Авторское свидетельство СССР

Ф 522504, кл. G 06 F 15/46, 1976. (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ

ПАРЫ1ЕТРИЧЕСКОЙ НАДЕЖНОСТИ РАДИОЭЛЕКТРОННЫХ ОБЪЕКТОВ (57) Изобретение относится к области вычислительной техники, может быть использовано при оценке надежности по постепенным отказам Гпараметрической надежности) радиоэлектронных

E устройств и является усовершенство- ванием устройства по авт.св. 522504, SU 1259290 А 2

1259290

Изобретение относится к вычислительной технике, может быть использовано при оценке надежности по постеленным отказам,параметрической надежности) радиоэлектронных устройств и является усовершенствованием устройства по ант. св. № 522504.

Цель изобретения — повышение информативности устройства за счет отображения области безотказной работы.

На фиг.1 изображена блок-схема устройства; на фиг.2 — характеристики его работы.

Устройство включает наборное поле блок 2 перебора реализаций, блок

3 управления, генератор 4 тактовых импульсов, блок 5 тест-сигналов, блок 6 физических моделей, блок 7 допусков, накопитель 8, задатчик 9 количества отказов, управляемый пороговый элемент 10, блок li устанки допусков, дешифраторы !2, — 12„, эле— менты И 13,-13, триггеры 14, — 14, Cñ", и индикаторы i5, — is, (S = Z 7, Р, 3 где li, f — число уронней соответ.! ственно i-го и - j-го входных параметров). ь

Устройство работает следующим образом.

Импульсы от генератора 4 поступают в блок 3, который выдает команду на замыкание реле наборного поля

1 н соответствии с кодом реализации, выработанным в блоке 2. Так, если при цикле испытаний из М реализаций при р-й реализации (р = i, N) на выходе блока 2 перебора реализаций имеется и-декадное число 548...62, то это соответствует 5-му уровню первого входного параметра х,, 4-му второго х, 8-му — х ..., 6-му х <,,1 и 2 — му — х„. При этом замкнутся 5, 4, 8,..., б, 2 реле соответствующих групп наборного поля 1 таким образом,что в блоке 6 будут подкл о чены те детали, которые соответствуют 5, 4, 8, ...,6 и 2-му уровню входных параметров х,, х, ..., х „,1, х . По команде блока 3 блок 5 подает на этот р-й вариант исследуемой схемы все тест-сигналы и все виды питания. В результате на ныходе из блока б появляется р-я реализация выходного параметра уо. Этот сигнал поступает на вход блока 7, где сравнивает5

i0

i5

55 ся с установленными с помощью блока !

1 величинами допускон у„„,„, у„„„, выходного параметра Y. Сигнал от блока 3 разрешает срабатывание блока 7 и поступает на вход всех триггеров

14, подготавливая их к приему информации, т.е. разрешая срабатывание триггеров !4 н состояние "1" н случае поступления на них сигналов от элементов 13.

При несоответствии данной реализации установленным допускам блок 7 срабатывает, разрешая прибавление единицы в накопитель 8. Сигнал на прибавление единицы к содержимому накопителя 8 поступает также на третий вход всех элементов !3, тем самым реализуя на входе одно из трех необходимых условий осуществления логики И. В этот момент на выходах дешифраторов 12 имеется информзция.

Расшифрованными окажутся: шина № 5 дешифратора 12-1, ¹ 4 дешифратора

12-2, Р 8 дешифратора 12-3, № 6 дешифратора 12-(n-1) и № 2 дешифратора 12-и. Если данная реализация оказывается отказовой, то при этом срабатывают элементы 13 с номерами: 13 — 1-5-4 (это происходит потому, что на первом входе блока 13-15 — 4 появляется сигнал от дешифратора

12 -5, а на втором — от 12 -4 ), (й

13-2-5-8, ..., 13- С „-6-2. Срабатывают триггеры 14 с номерами 14-15-4, 14-2-5-8, ..., 14- С „ .-6-2;

Соответственно срабатывают блоки 15 индикации: 15-1-5-4, 15-2-5-8, 15- С„ -6-2. Будет выполнена .индикация точек d (фиг. 9) с координатами х, х,,=(5,4), х,, х =(5,8), х„, х,=(6,2) . Устройство продолжает работать, при этом анализируются (индицируются) только отказовые реализации.

В результате N реализаций исследуемого устройства фиксируется некоторое N 0,,„ êîëè÷åñòâo отказов. Полученная информация индицируется табло.

На этом заканчивается малый цикл из

N реализаций исследуемого устройства.

Дальнейшая работа полностью соответствует работе устройства по основному изобретению. Однако, поскольку вопросы серийнопригодности для данного режима исследователя на интересуют (например, факт недостаточной вероятности попадания рабочей области в область безотказной работы бып з 1259?90 зафиксирован ранее, что и вызвало необходимость исследования с целью обеспечения заданного уровня серийноспособности или надежности по постепенным отказам), в задатчик 9 вводится максимальное число отказов (например Я = М „ ). В этом случае в соответствии с конструкцией основного и предлагаемого устройства происходит останов, так как число в на- !0 копителе 8 оказывается меньше числа, заданного задатчиком 9, В этом слу- чае происходит срабатывание элемента

10, который подает команду на генератор 4 на останов устройства. Не- 15 индицированные пространства и будут отображениями области безотказной работы. Перед очередным запуском устройства информация с табло может быть стерта сбросом триггеров 14 20 в "0".

Получаемая с помощью устройства информация — двумерные отображения области безотказной работы на этапе проектирования, позволяет установить 25 номинальные значения и допустимый разброс входных параметров. В N реализациях, по результатам которых получается информация, принимают участие все и входных элементов, по- ЗО этому все двумерные отображения строятся с учетом взаимодействия всех параметров ° Дискретная аппроксимация истинных областей показана на фиг.2 линиями В.

Таким образом, применение предлагаемого устройства с расширенными функциональными возможностями позволяет обеспечивать заданный уровень надежности по отношению к постепенным отказам, что, в свою очередь, влечет повышение экономической эффективности аппаратуры и систем управления, укомплектованных надеж5 ными изделиями.

Формула изобретения

Устройство для определения параметрической надежности радиоэлектронных объектов по авт. св. tr 522504, о т л и ч а ю щ е е с я тем, что, с целью повышения информативности устройства за счет отображения области безотказной работы, устройство содержит п дешифраторов, соответс вующих числу входных параметров и по числу попарных сочетаний вход2 ных параметров С„ блоков отображе í, к д и из которых в чает 13 каналов, в состав одного канала входят 11 групп из последовательно соединенных элемента И, триггера и индикатора, выход блока перебора реализаций соединен с входами дешифраторов, К-я выходная шина r-го дешифратора соединена с первыми входами элементов И К каналов тех блоков отображения, которые соответствуют попарным сочетаниям параметров, где параметр с номером r — - первый, и с вторыми входами К-х элементов И всех каналов блоков отображения, соответствующих попарным сочетаниям параметров, в которых параметр с номером r второй, третьи входы элементов И связаны с выходом блока допусков, а управляющие входы триггеров подключены к тому иэ выходов блока управления, который связан с входом блока допусков.

1I (i !! !!,0m 7

1259290

Х2

x«„

Фиг.2

Составитель А,Маслов

Техред И.Ходаиич Корректор T. Колб

Редактор Н.Яцола

Заказ 5124/48 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Устройство для определения параметрической надежности радиоэлектронных объектов Устройство для определения параметрической надежности радиоэлектронных объектов Устройство для определения параметрической надежности радиоэлектронных объектов Устройство для определения параметрической надежности радиоэлектронных объектов Устройство для определения параметрической надежности радиоэлектронных объектов 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в аппаратуре автоматизированного контроля цифровых узлов ЭВМ

Изобретение относится к автоматике и вычислительной технике и может быть использовано при реализации средств тестового диагностирования блоков дискретной техники

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля исправности логических блоков и цифровых интегральных схем

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к области автоматики и вычислительной техники, в частности к устройствам для контроля электрического монтажа

Изобретение относится к вычислительной технике и автоматике и может быть использовано при построении средств контроля и диагностирования дискретных блоков радиоэлектронной аппаратуры

Изобретение относится к области автоматики и вычислительной техники, в частности к устройствам для контроля электрического монтажа

Изобретение относится к вычислительной технике

Изобретение относится к области испытания и контроля цифровых полупроводниковых интегральных микросхем (ИС) и может быть использовано в сборочном производстве электронных средств при входном контроле показателей радиационной стойкости ИС, содержащих запоминающие устройства (ЗУ)

Изобретение относится к ремонтному обслуживанию персональных компьютеров, а именно к диагностике работоспособности аппаратных средств и программного обеспечения

Изобретение относится к контрольно-измерительной технике и может быть использовано для обнаружения и указания места потенциально неисправного устройства, входящего в состав цифрового блока

Изобретение относится к области диагностики технических систем и может быть использовано при диагностике состояния технических систем различной степени сложности

Изобретение относится к средствам тестирования взаимосвязанных больших интегральных микросхем (БИС) на уровне плат в реальных условиях эксплуатации

 

Наверх