Логический элемент

 

Изобретение относится к импульсной технике и предназначено для построения цифровых логических устройств . Цель изобретения - уменьшение мощности, потребляемой логическим элементом, достигается путем уменьшения тока потребления при трех комбинациях значений входных переменньсх. Логический элемент (ЛЭ) содержит входные транзисторы 1 и 2, входы 6 и 7, промежуточные транзисторы 8 и 9, неинвертирующий выходной каскад 10 на транзисторах 17, 18 и 2(7 и диоде 21, инвертирующий выходной каскад 15 на транзисторах 23, 24 и 28. Для достижения поставленной цели в ЛЭ введен двухэмиттерный транзистор 14. Выходом неинвертирующего каскада является клемма 19, инвертирующего - 27. Используемые в ЛЭ восемь резисторов показаны на чертеже. 1 1 з.п. ф-лы. 1 ил. k/) Кл

СОЮЗ СОВЕТСНИХ сОцИАлистичесних

РЕСПУБЛИН (59 4 Н 03 К 19/088

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ й»

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3764267/24-21 (22) 13.07.84 (46) 30.09.86. Бюл. У 36 (71) Винницкий политехнический институт (72) В.С.Осадчук. В.В.Стронский, В.А.Гикавый и А,Г.Яровенко (53) 621.374(088 ° 8) (56) Преснухин Л.Н. и др. Расчет элементов цифровых устройств. М.:

Высшая школа, 1982, с. 110,рис.3. 19.

Авторское свидетельство СССР

У 1138941, кл. Н 03 К 19/088, 1983. (54) ЛОГИЧЕСКИЙ ЭЛЕМЕНТ (57) Изобретение относится к импульсной технике и предназначено для построения цифровых логических устройств. Цель изобретения — уменьше„.Я0„, 12611 5 А1 ние мощности, потребляемой логическим элементом, достигается путем уменьшения тока потребления при трех комбинациях значений входных переменных. Логический элемент (ЛЭ) содержит входные транзисторы 1 и 2, входы

6 и 7, промежуточные транзисторы 8 н 9, неинвертирующий выходной каскад

10 на транзисторах 17, 18 и 20 и диоде 21, инвертирующий выходной каскад 15 на транзисторах 23, 24 и 28.

Для достижения поставленной цели в ЛЭ введен двухэмиттерный транзистор 14. Выходом неинвертирующего каскада является клемма 19, инвертирующего — 27. Используемые в ЛЭ восемь резисторов показаны на чертеже. 1

1 з.п ° ф лы ° 1 ил °

1261105

Изобретение относится к импульсной технике и предназначено для построения цифровых логических устройств.

Пель изобретения — уменьшение мощности, потребляемой логическим элементом, путем уменьшения тока потребления при трех комбинациях значений входных переменных.

На чертеже представлена принципиальная электрическая схема предлагаемого логического элемента.

Логический элемент содержит первый и второй входные транзисторы 1 и 2, базы которых через первый и второй резисторы 3 и 4 подключены к шине 5 питания, эмиттеры подключены к первому и второму входам 6 и 1 устройства, а коллекторы соединены с базами соответственно первого и второго промежуточных транзисторов

8 и 9, коллекторы которых подключены к входу неинвертирующего выходного каскада 10, и через третий резистор 11 подключены к шине 5 питания.

Эмиттер первого промежуточного транзистора 8 через четвертый резистор

12 подключен к общей шине 13, а эмиттер второго промежуточного транзисто30 ра 9 соединен с базой двухэмиттерного транзистора 14 первый и второй эмиттеры которого соединены с базами соответственно первого 8 и второго

9 промежуточных транзисторов, а коплектор подключен к входу инвертирующего выходного каскада 15 и через четвертый резистор 16 к общей шине 13.

Неинвертирующий выходной каскад 10 содержит транзистор 17, база которого соединена с входом каскада, коллектор соединен с шиной 5 питания и коллектором выходного транзистора

18, эмиттер которого соединен с выходом 19 неинвертирующего выходного каскада и эмиттером выходного р-и-ртранзистора 20, коллектор которого подключен к общей шине 13, база к катоду диода 21 и через резистор 22— к общей шине 13. Анод диода 21 соединен с эмиттером транзистора 17, 50 база которого соединена с базой выходного транзистора 18. Инвертирующий выходной каскад 15 содержит первый транзистор 23, база которого соединена с входом каскада, эмиттер 55 подключен к общей шине 13, коллектор к базе второго выходного транзистора 24 и через резистор 25 — к шине 5 питания, а коллек ор второго выходного транзистора 24, через резистор 26 соединен с шиной 5 пита— ния, эмиттер подключен к выходу 27 инвертирующего выходного каскада и соединен с коллектором третьего выходного транзистора 28, база которого соединена с входом каскада, эмиттер подключен к общей шине 13.

Логический элемент работает следующим образом.

Пусть в исходном состоянии на входах 6 и 7 присутствует высокий потенциал, что соответствует значению логических единиц. В этом случае первый и второй входные транзисторы 1 и 2 находятся в инверсном активном режиме и их базовые токи, величина которых определяется номиналами первого и второго рЕзисторов

3 и 4 обусловливает открытое состояние промежуточных транзисторов 8 и 9.

При этом на коллекторах промежуточных транзисторов 8 и 9 и входе выходного каскада 10 присутствует низкий потенциал. В результате транзисторы

17 и 18 оказываются в состоянии отсечки, база выходного р-и — р транзистора 20 оказывается соединенной с общей шиной 13 через резистор 22, чем обеспечивается открытое состояние выходного р-и-р транзистора 20, что собтветствует состоянию логического "0" на выходе 19. Для гарантированног0 состояния выходного кас- када 10 может быть включен дополнительный диод между коллекторами транзисторов 8 и 9 .и входом каскада 10.

Следовательно, Heèíâåðòèðóþùèé выход- ной каскад 10 повторяет сигнал, поступающий на его вход.

На базах промежуточных транзисто— ров 8 и 9 присутствует высокий потенциал, что обеспечивает инверсный актцвф|й режим работы двухэмиттерного транзистора 14, и на входе инвертирующего выходного каскада 15 присутствует высокий потенциал. В базы транзисторов 23 и 28 поступает ток через коллекторный переход двухэмиттерного транзистора 14, чем обеспечивается открытое состояние транзисторов 23 и 28 и закрытое состояние транзистора 24, так как база транзистора 24 соединена с коллектором от— крытого транзистора 23, имеющим низкий потенциал. Выход 27 подключается через открытый транзистор 28 к

1261 i 05 общей шине 13, что соответствует состоянию логического "0 1.

Если на входах 6 и 7 присутствует низкий потенциал, то первый и второй входные транзисторы I и 2 открыты, 5 на их коллекторах низкий потенциал, что обусловливает состояние отсечки промежуточных транзисторов

8 и 9.

На коллекторах промежуточных транзисторов 8.и 9 высокий потенциал, неинвертирующий выходной каскад !

О повторяет сигнал, поступающий на его вход, и на выходе 19 присутствует высокий потенциал, т.е. логическая "1".

На эмиттерах промежуточных тран-. зисторов 8 и 9 присутствует низкий потенциал, двухэмиттерный транзистор

14 закрыт, и на входе инвертирующего выходного каскада 15 присутствует низкий потенциал и, следовательно, на выходе 27 присутствует высокий потенциал, т.е логическая " 1".

Если на входах 6 и 7 присутствуют разные потенциалы, то на входе неинвертирующего выходного каскада 10 присутствует низкий потенциал, так как один из промежуточных транзисто— ров 8 и 9 открыт. Неинвертирующий 3D выходной каскад 10 повторяет сигнал, поступающий на его вход, и на выхо— де 19 присутствует низкий потенциал, т.е. логическая " 1". На коллекторе двухэмиттерного транзистора 14 и вхо- З5 де инвертирующего каскада 15 присутствует нулевой потенциал, так как если второй промежуточный, транзистор

9 закрыт, а первый промежуточный транзистор 8 открыт, то в базу двух- 40 эмиттерного транзистора 14 не поступает ток эмиттера второго промежуточного транзистора 9, а когда второй промежуточный транзистор 9 открыт, а первый промежуточный транзистор 8 45 закрыт в базу двухэмиттерного транзистора 14 поступает ток эмиттера второго промежуточного транзистора

9, который ответвляется через первый эмиттер двухэмиттерного транзистора

i4 и открытый первый входной транзистор 1 на первый вход 6 элемента.

На выходе инвертирующего каскада 15 присутствует высокий потенциал, т.е. логическая 1 . .55

Состояние входов и выходов логического элемента сведены в таблицу.

Выходы

Входы

6 (7

19 27

0

Иэ таблицы видно, что на выходе

19 реализуется логическая функция

ИЛИ-НЕ, а на выходе 27 — логическая функция И-НЕ в положительной логике.

Преимуществом предлагаемого логического элемента является низкий .-„ уровень потребляемой мощности. При подаче нулевого сигнала на входы выходных каскадов 10 и 15 по два из трех транзисторов этих каскадов закрыты, в то время как при подаче единичного сигнала на входы выходных каскадов 10 и 15 только один из трех транзисторов этих каскадов закрыт.

Следовательно, при подаче нулевого сигнала на входы выходных каскадов

10 и 15 логический элемент потребляет меньшую мощность, чем при подаче на входы выходных каскадов 10 и

15 логических единиц.

Поскольку в трех из четырех со— в стояний сигнала на Ъходах 6 и 7 на входы выходных каскадов 10 и 15 поступает логический "0", то с учетом указанного логический элемент потребляет меньшую мощность.

Формула изобретения

1. Логический элемент, содержащий пять резисторов, первый и второй входные транзисторы, базы которых соответственно через первый и второй резисторы подключены к шине питания, эмиттеры подключены к первому и второму входам элемента, а коллекторы соединены с базами соответственно первого и второго промежуточных ж транзисторов, коллектор первого промежуточного тоанзистора через третий с резистор соединен с шинои питания, а эмиттер через четвертый резистор подключен к общей шине, выходы инвер

1261105 .

Составитель А.Янов

Техред Л.Олейник Корректор. М.Шароши

Реда кт ор С. Ли си на

Заказ 5244/57 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. ужгород, ул. Проектная, 4 тирующега и неинвертирующего выходных каскадов подключены соответственно к выходу и дополнительному выходу элемента, о т л и ч а ю щ и йс я тем, что, с целью уменьшения потребляемой мощности, в него введен двухэмиттерный транзистор, первый и второй эмиттеры которого соединены с базами соответственно первого и второго промежуточных транзисторов, коллектор — с входом инвертирующего выходного каскада и через резистор— с- общей шиной, а база соединена с эмиттером второго промежуточного транзистора, коллектор которого соединен с коллектором первого промежуточного тарнзистора и входом

I неинвертирующего выходного кас,када.

2. Элемент по п.1, о т л и ч а юшийся тем, что инвертирующий

5 выходной каскад содержит первый транзистор, база которого соединена с входом каскада, эмиттер подключен к общей шине, коллектор — к базе второго выходного транзистора и че1О рез резистор — к шине питания, коллектор второго выходного транзистора через резистор соединен с шиной питания, эмиттер подключен к выходу каскада и коллектору третьего выход15 ного транзистора, база которого соединена с входом каскада, а эмиттер подключен к общей шине.