Ттл-инвертор
Изобретение относится к вычислительной технике, в частности к быстродействующим цифровым схемам транзисторно-транзисторной логики (ТТЛ) в интегральном исполнении. Цель изобретения - увеличение быстродействия. ТТЛ-инвертор со сложным выходным каскадом без диодов Шоттки с ограничением насьпцения с помощью транзисторов, шунтирующих своей эмиттерно-коллекторной цепью база - коллекторные переходы переключательных транзисторов, со (Л с ю О5 (X) ю ел 1ч5
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИК (5D 4 H 03 К !9/088 ц Г }ъ т -- }}
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
H А BTOPCHOMV СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3831343/24 21 (22) 29.12.84 (46) 07.11.86. Бюл. ¹- 4 1 (7i) Московский институт электронной техники (72) С.М.Балашов, В.Н.Дятченко, Н.В.Соколов, А.В.Сквира и Ю.П.Родионов (53) 621. 374 (088. 8) (56) Агаханян Т.М. Интегральные микросхемы. N.: Энергоатомиздат, 1983.
Патент США ¹ 4.376.900, кл. Н 03 К 19/082, 1983.
„„SU,.„1269252 А 1 (54) ТТЛ-ИНВЕРТОР (57) Изобретение относится к вычислительной технике, в частности к быстродействующим цифровым схемам транзисторно-транзисторной логики (ТТЛ) в интегральном исполнении. Цель изобретения — увеличение быстродействия.
ТТЛ-инвертор со сложным выходным каскадом без диодов Шоттки с ограничением насыщения с помощью транзисторов, шунтирующих своей эмиттерно-коллекторной цепью база — коллекторные переходы переключательных транзисторов, со1269252 держит входной каскад 14, входной каскад 53 блокировки, фязорасщепительный 47 и выходной 50 каскады. Для достижения п<(<ставленной пели в 1Т.1-инверторе шунтируются фазорасщепительный 7 и выходной 8 транзисторы, а также транзистор 34 нелинейной нагрузки фазорасщепительного каскада
Изобретение относится к импульсной технике, в част-:(ccòè к бь!стрсцейству(лщи 1 пифровым схемам трянзв:сторнотрапзнсторной логики в интегральном
ИСПОЛНЕНИИ, 5
Целью и 10 б3р ет ения явля е т с я увеличение быстродействия устройства, повыше".Ие его надежности при блокировKC
11я чертеже представпена принципиаль((ая электрическая, схема 3. ТП-инвертор;:,:
1 ТТ! <1,и 013Т, У7 << a и" p т<. TранзисГО " рах содержит входной каскад !!a I!ape<3(I ",ра((зисторе I с первым резисто- 15 ром 7 .. -,м.", . -. ОL ной ц<.-П11,, база певвогo транзистÎpa " соединена с гепвой в:;0,3?«3й и(иной 3,, а со."íе(,.ТОр соедин <. и ." . 1;(и н О и "- < II (T ян ил э;,(ит т ер пе <3в ого т < « (зи TÎpa l че<3< 3 вто (30((<эе" " зистор 5 соединен с базой. второго
Tp 01<3 HCT0I3a 6., эмиТ Ге 3 КОТ0130 < О COC. " динен : коллектором третьего транзисторя 7 и чер, 3 третий вез !cтор 8 coe)g ди»ен <.-. шиной 4 питания база третье- -го транз !сТора 7 соединена с кс<лл=E:.— тором втОрГГO Гранзистс<ра 6 а эмит-те11 соединен с базой четве13того транзисторй 9, э.(иттер которого соединен с общей шиной 10, а к<33(3 ектоp — с 30 выходной « 1 рого транзистора 6, эмиттер седьмого -.ðàíç1!ñTîða 20 ссединен с вторым выводом l!ep!!<3! резистора 2, базой третьего транзистора 7 и с коллекторо(1 девятого транзистора 22, эмиттер которого соединен с общей шиной 10, а база соединена.с катодом втогого диода 19 и колле1:тором и базой десятого транзистора 23, эмиттер которого соединен с Збщей шиной 10. база второго трапзист<3pа 6 соединена с коллектором одиннадцатого транзистора ?4, эмиттер которого соединен с общей шиной 10, и через последовательно соединснные шестой., седьмой и восьмой резист оры 25-27 — с общей шиной 10, база одипна,; пятого транзистора 24 соединена с общей Гсчкой соединения седьмого и гось1 Ого резисторов 26 и 27., об(пя11 то-и а с о единения шестого и седьмого резисторов ?5 и 76 соединена с база((и две(адцатогс и тринадцатого :paE-зисгoppã 28 и 29, эмиттер HTорого тзанзис..ора 3 соединен с базой четырнадцатого транзистора 30, коллектор которог0 через девятый резистор 3! соединен с шиной 4 питания и коллектором шестого транзистора 12, база которого с:Зед=п- ена с эмиттером четырнадцатого транзистора 30 и через десятый р=-з:lcIOр 32 — с выходной шиной 11 и с эм.(-ттером тринадцатого транзистора 29 коллектор которого соединен с базо:1 че" â:åðòîãî транзистора 9, эмиттер третьего транзистора 7 через одиннадцатый резистор 33 соединен с базой пятнадцатого транзистора 34 и коллектором двенадцатого транзистора 28, эмиттер которого соединен с коллектором пятнадцатого транзистора 34 и через двенадцатый резистор 35 — с базсй четвертого транзисгсра 9, эмитте(р пятнаццатот.о транзистсра 34 соединен с об<пей шиной 10, 1269252 коллектор третьего транзистора 7 сое- да 44 выполнен на токовом зеркале, динен с .коллектором шестого транзис- входная цепь которого служит для затора 13, база которого соединена с дания смещения на базы фиксирующих эмиттером шестнадцатого транзистора транзисторов 20 и 21, потенциал лоl l 11 36 и коллектором и базой семнадцато- 5 гического 0 на базе фазорасщепиго транзистора 37, эмиттер которого тельного транзистора 7 фиксирован и через тринадцатый резистор 38 сое- равен 0, — падение напряжения на динен с общей шиной 10, коллектор прямосмещенном переходе база-эмиттер, шестнадцатого транзистора 36 соеди- а смещение на база-коллекторном пенен с шиной 4 питания, а база — с 10 реходе шунтирующего транзистора 6 коллектором восемнадцатого транзисто- задается равным нулю. ра 39 и коллектором и базой девятнад- В состоянии логической "1" на цатого транзистора 40, эмиттер кото- входе 3 фазорасщепительный и выходрого соединен с коллектором и базой ной транзисторы 7 и 9 включены и надвадцатого транзистора 41, эмиттер 15 сьпценЬ1, потенциалы их коллекторов которого через четырнадцатый резис- для ограничения глубины и насыщения тор 42 соединен с шиной 4 питания, фиксируются транзисторами 6 и 29. база восемнадцатого транзистора 39 Транзисторы 30 и 12 выходного эмитчерез пятнадцатый резистор 43 соеди- терного повторителя заперты. Опорные иена с шиной 4 питания, а эмиттер — >0 потенциалы на базе транзисторов 6 и с входной шиной 15 блокировки. Струк- 29 ограничения насыщения задаются турно ТТЛ-инвертор состоит из вход- исходя из заданных параметров шунтиного каскада 44 на транзисторе 1 и руемых транзисторов за счет соответисточника 45 тока на фиксирующих ствующего выбора резисторов в цепочтранзисторах 20 и 21 и токовом зер- 25 ке смещения. кале на транзисторах 23 и 22, цепоч- Состояние блокировки (или третье ки 46 смещения на транзисторе 24, состояние) задается сигналом логичесфазорасщепительного каскада 47 на кой "1" на входной шине 15 блокировфазорасщепительном транзисторе 7, ки. Ток коллектора транзистора 13 первом и втором элементах 48 и 49 З0 блокировки должен быть достаточным ограничения повышения,на транзисто- по величине, что бы за счет падения рах 6 и 28, нелинейной нагрузке на напряжения на резисторах 8 и 2 сфортранзисторе 34, выходного каскада 50 мировать уровень логического "0" на на эмиттерном повторителе на тран- входе и инверсном выходе фазорасщезисторе 30, выходных транзисторов 12 пительного каскада. 35 и 9 и втором элементе 51 ограничения повышения на транзисторе 29, каскада 52 блокировки на транзисторе 13 Формула изобретения и входного каскада 53 блокировки на транзисторах 36 и 39. ТТЛ-инвертор на и-р-п-транзистоустройство работает следующим об- рах, содержащий входной каскад на разом. первом транзисторе с первым резистоВ состоянии логического 10 1 на ром в эмиттерной цепи, база первого входе 3 (здесь и далее при описании транзистора соединена с первой входработы подразумевается что на вход- ной шиной а коллектор — с шиной пиУ 45 9 ной шине 15 блокировки также логичес- тания, эмиттер первого транзистора кий "0", блокировка рассматривается через второй резистор соединен с баотдельно ниже) фазорасщепительный 7 зой второго транзистора, эмиттер кои выходной транзисторы 2 заперты и торого соединен с коллектором третьена выходе 11 выходным эмиттерным пов- го транзистора и через третий резис50 торителем задается потенциал логи- тор — с шиной питания, база третьего ческой 1111 . Цепочка 46 смещения зада- транзистора соединена с коллектором ет также низкие уровни на базе тран- второго транзистора, а эмигтер — с зисторов 6, 29 и 28 ограничения насы- базой четвертого транзистора, эмитщения, что предотвращает отпирание - тер которого соединен с общей шиной 55 их переходов база-коллектор и пере- а коллектор — с выходной шиной и ключение их в инверсный активный ре- эмиттером пятого транзистора, каскад жим. Источник 45 тока входного каска- блокировки на шестом транзисторе, 1269252 Ссставитель А.Кабанов Техред Л. Сердюкова Корректор М.Самборская Редактор В.Иванова Заказ 6045/57 Тираж 81б ВНИИПИ Государственного кбмитета СССР по делам изобретений и открытий 113035, Москва, H(-35, Раушск я наб., д. 4/5 Подписное Производственно-полиграфическое предприятие, r.Óæãîðîä, ул. Проектная, 4 эмиттер которого через четвертый резистор соединен с общей шиной, а также входную шину блокировки, о тл и ч а ю шийся тем, что, с целью увеличения быстродействия и повышения надежности при блокировке, в него введены инверсная входная шина, соединенная через пятый резистор с анодом первого диода, катод котороj то соединен с анодом второго диода и базами седьмого и восьмого транзисторов, коллекторы которых соединены с шиной питания, эмиттер восьмого транзистора соединен с базой второго транзистора, эмиттер седьмого транзистора соединен с вторым выводом первого резистора, базой третьего транзистора и коллектором девятого транзистора, эмиттер которого соединен с общей шиной, а база — с катодом второго диода и коллектором и базой десятого транзистора, эмиттер которого соединен с общей шиной, база второго транзистора соединена с коллектором одиннадцатого транзисто- 25 ра, эмиттер которого соединен с общей шиной, и через последовательно соединенные шестой, седьмой и восьмой резисторы — с общей шиной, база одиннадцатого транзистора соединена зп с общей точкой соединения седьмого и восьмого резисторов, общая точка соединения шестого и седьмого резисторов соединена с базами двенадцатого и тринадцатого транзисторов, эмиттер второго транзистора соединен с базой четырнадцатого транзистора, коллектор 1 которого через девятый резистор соединен с шиной питания и коллектором пятого транзистора., база которого соединена с эмиттером четырнадцатого транзистора и через десятый резистор — с выходной шиной и эмиттером тринадцатого транзистора, коллектор которого соединен с базой четвертого транзистора, эмиттер третьего транзистора через одиннадцатый резистор соединен с базой пятнадцатого транзистора и коллектором двенадцатого транзистора, эмиттер которого соединен с коллектором пятнадцатого транзистора и через двенадцатый резистор с базой четвертого транзистора, эмиттер пятнадцатого транзистора соединен с общей шиной, коллектор третьего транзистора соединен с коллектором шестого транзистора, база которого соединена с эмиттером шестнадцатого транзистора и коллектором и базой семнадцатого транзистора, эмиттер которого через тринадцатый резистор соединен с общей шиной, коллектор шестнадцатого транзистора соединен с шиной питания, а база — с коллектором восемнадцатого транзистора и коллектором и базой девятнадцатого тран— зистора, эмиттер которого соединен с коллектором и базой двадцатого транзистора, эмиттер которого через четырнадцатый резистор соединен с общей шиной, база восемнадцатого транзистора через пятнадцатый резистор соединена с шиной питания, а эмиттер — с входной шиной блокировки.
