Логический элемент

 

Изобретение относится к области импульсной техники и может быть использовано для построения цифровых .логических устройств. Целью изобретения является расширение функциональных возможностей логического злемента . Для достижения этой цели в логи-. ческий элемент введены резистор 15 и третий промежуточный транзистор 16, к базе которого подключен дополнительно введенный резистор .Состояния входов и выходов логического элемента сведены в таблицу , приведенную в описании из об-ретенйя .Предпоженный логический злемент по сравнению с известными злементами типа транзисторно-транзисторной логики.позволяет реализовать как прямую логическую функцию ИЛИ-НЕ, так Щ и инверсную ИЛИ, что расширяет его функциональные возможности, 1 ил, ГЛ 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (11) (51)4 H 03 К 19 88

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3861866/24-21 (22) 28.02.85 (46) 07,10.86. Бюл. Р 37 (71) Винницкий политехнический институт (72) В.С.Осадчук, В.В.Стронский, В.N.Êè÷àê и С.Ф.Смешка (53) 621.374 (088.8) (56) Букреев И.Н. и др. Микроэлектронные схемы цифровых устройств °

M. Советское радио, 1975, с.?9, рис.1.20.

Авторское свидетельство СССР

Ф 1138941, кл. Н 03 К 19/088, 1983. (54) ЛОГИЧЕСКИЙ ЭЛЕМЕНТ (57) Изобретение относится к области импульсной техники и может быть использовано для построения цифровых,логических устройств. Целью изобретения является расширение функциональных возможностей логического элемента. Для достижения этой цели в логи-. ческий элемент введены резистор 15 и третий промежуточный транзистор 16, к базе которого подключен дополнительно введенный резистор. Состояния входов и выходов логического элемента сведен»» в таблицу, приведенную в описании изоб-. ретения. Предложенный логический элемент по» равнению с известными элементами типа транзисторно-транзисторной логики. позволяет реализовать как прямую логическую функцию ИЛИ-НЕ, так Я и инверсную ИЛИ, что расширяет его функциональные воэможности. 1 ил.

1 табл.

С: 262717

Изобретение относится к импульсной технике и предназначено для построения цифровых логических устройств.

Цель изобретения — расширение функциональных возможностей логического элемента.

На чертеже представлена гринципиальная электрическая схема логическоro элемента.

Логический элемент содержит первый и второй входные транзисторы 1

10 и 2, базы которьгх через первый и второй резисторы 3 и 4 подключены к шине 5 питания, эмиттеры подключены к первому и второму входам 6 и 7 эле15 мента, а коллекторы соединены с база50 тирующий выходной каскад 18 содержит первый транзистор 24, база которого соединена с входом каскада, коллектор соединен с шиной 5 питания и коллектором второго выходного транзистора 25, эмиттер которого соединен с дополнительным выходом 19 элемента и эмиттером третьего транзистора 26 обратной проводимости, коллектор ко55 ми соответственно первого и второго промежуточных транзисторов 8 и 9, эмиттеры которых подключены к входу

20 инвертирующего выходного каскада 10, выход которого является выходом 11 элемента, и через третий резистор 12 подключены к общей шине 13, коллекторы первого и второго промежуточных транзисторов через четвертый резистор 14 подключены к шине 5 питания, а через шестой резистор 15 соединены с базой третьего промежуточного транзистора 16, коллектор которого

30 через пятый резистор 17 подключен к шине 5 питания и соединен с входом неинвертирующего выходного каскада

18, выход которого является дополнительным выходом 19 элемента, а эмиттер подключен к Входу инвертирующего выходного каскада 10, при этом инвертирующий каскад 10 содержит двухэмиттерный транзистор 20,база которого соединена с его входом, первый эмиттер подключен к общей mvне 13 а второй эмиттер через соответствующий резистор 21 подключен к шине 5 питания и соединен с базой выходного транзистора 22, коллектор которого через соответствующий реэис- 45 .тор 23 подключен к шине 5 питания, а эмиттер соединен с коллектором двухэмиттерного транзистора 20 и выходом 11 элемента, при этом неинверторого подключен к общей шине 13, база — к катоду диода 27 и через резистор 28 — к общей шине 13, анод диода

27 соединен с эмиттером первого транзистора 24, база которого соединена с базой второго выходного транзситора 25.

Логический элемент работает следующим образом.

Пусть в исходном состоянии на входах 6 и 7 присутствует высокий потенциал, что соответствует значению логических единиц. В этом случае первый и второй входные транзисторы 1 и 2 находятся в инверсном активном режиме и их базовые токи, величина которых определяется резисторами 3 и 4, обуславливают открытое состояние промежуточных транзисторов 8 и 9.

При этом на эмиттерах промежуточных транзисторов 8 и 9 и входе инвертирующего выходного каскада 10 присутствует высокий потенциал, т.е. логическая единица. С входа инвертирующего выходного каскада 10 в базу двухэмиттерного транзистора 20, имеющего большой инверсный коэффициейт гереда-, чи, поступает эмиттерный ток открытых промежуточных транзисторов 8 и 9.Подключение второго эмиттера к базе выходного транзистора 22 обеспечивает выключение последнего после отпирания транзистора 20 и его перехода в режим насыщения. При этом на выходе

11 присутствует низкий потенциал,что соответствует состоянию логического нуля. Следовательно, выходной каскад

10 инвертирует сигнал, поступающий на его вход.

На коллекторах промежуточных транзисторов 8 и 9 присутствует низкий потенциал, что обусловливает закрытое состояние третьего промежуточного транзистора 16, так как в его ба зу поступает ток с коллекторов промежуточных транзисторов через пятый резистор 15.

На коллекторе третьего промежуточного транзистора 16 — высокий потенциал и в базы первого транзистора

24 и второго выходного транзистора

25 поступает ток от шины 5 питания через резистор 17, что обуславливает открытое состояние первого транзистора 24 и второго. выходного транзистора 25. Эмиттерный ток первого транзистора 24 создает на резисторе 28 выпадение напряжения, достаточное для

1262717

Входы

Выходы б 7

11 19

0

0 эапирания третьего транзистора 26 обратной проводимости, в результате. чего на дополнительном выходе 19 оказы- вается высокий потенциал, что соответствует состоянию логической едини- 5 цы. Следовательно, выходной каскад

18 повторяет сигнал, поступающий на

его вход.

Если на одном из входов 6,7 присутствует логическая единица, а на другом — логический нуль, то один иэ входных транзисторов (первый 1 или второй 2) находится в инверсном активном режиме и его базовый ток обусловливает открытое состояние одного из промежуточных транзисторов (первого 8 или второго 9). На коллекторах промежуточных транзисторов 8 и 9 присутствует низкий потенциал, что обусловливает закрытое состояние третьего промежуточного транзистора 16.На коллекторе третьего промежуточного транзистора 16 и входе выходного каскада 18 — высокий потенциал, т.е. логическая единица.

Выходной каскад 18 повторяет сигнал, поступающий на его вход, и на дополнительном выходе 19 присутствует логическая единица.

На эмиттере одного из открытых 30 промежуточных транзисторов 8 и 9 и входе выходного каскада 10 — высокий потенциал, т.е. логическая единица.

Выходной каскад 10 инвертирует сигнал., поступающий на его вход, и на- 35 выходе 11 присутствует логический нуль.

Если на входах б и 7 присутствуют логические нули, то в этом случае 4О входные транзисторы 1 и 2 открыты и на их коллекторах и базах промежуточных транзисторов 8 и 9 присутствует низкий потенциал, что обусловливает закрытое .состояние промежуточных 45 транзисторов 8 и 9 ° На коллекторах промежуточных транзисторов 8 и 9высокий потенциал и в базу третьего промежуточного транзистора 16 поступает ток от шины 5 питания через 50 четвертый резистор 14 и пятый резистор 17, предназначенный для ограни-. чения тока базы третьего промежуточного транзистора, что обусловливает открытое состояние третьего промежу- 5S точного транзистора 16. Необходимо, чтобы для номиналов резисторов выполнялись следующие условия.

Кп

R(>) К „; (2) где R,, Кц, R,z и R,7 — номиналы соответствующих резисторов 12,14,15 и

17.

При выполнении условия (1) в цепи шина 5 питания, резистор 17, коллектор — эмиттер открытого третьего промежуточного транзистора 16, третий резистор 12 практически все напряжение сосредоточено на шестом резисто- . ре 17, а падение налряжения на резисторе 12 близко к нулю. На входах вы-. ходных каскадов 10 и 18 — логические нули. Выходной каскад 10 инвертирует сигнал, поступающий на его вход, и на выходе 11 присутствует логическая единица, а выходной каскад 18 повторяет сигнал, поступающий íà его вход, и на дополнительном выходе 19 присутствует логический нуль.

Состояние входов и выходов логического элемента сведены в таблицу.

Из таблицы видно, что на выходе

19 реализуется логическая функция

ИЛИ, т.е. инверсная функция от

ИЛИ-НЕ.

Таким образом, предложенный логический элемент имеет широкие функциональные возможности по сравнению с известными элементами ТТЛ-типа, так как позволяет реализовать как прямую логическую функцюо ИЛИ-НЕ, так и инверсную функцию ИЛИ.

Формула изобретения

Логический элемент, содержащий первый и второй входные транзисторы, базы которых через первый и второй

1262717

Со с тави тель А. Янов

Техред А.Кравчук

Редактор А.Шандор

Корректор М.Пожо

Заказ 5446/58 Тираж 816

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Подписное

Производственно-полиграфическое предприятие, r.Óæãîpoä. ул.Проектная, 4 резисторы подключены к шине питания, эмиттеры подключены к первому и второму вх<ф1ам элемента, а коллекторы соединены с базами соответственно первого и второго промежуточных транзисторов, эмиттеры которых подключены к входу инвертирующего выходного каскада, выход которого являетя выходом элемента, и через третий резистор — к общей шине, коллектор, первого промежуточного транзистора через четвертый резистор соединен с шиной питания, неинвертирующий выходной каскад, выход неинвертирующего выходного каскада подключен к дополнительному выходу элемента, первый вывод пятого резистора подключен к шине питания, отличающий с я тем, что, с целью расширения функциональных возможностей элемента, в него введены третий промежуточный транзистор и шестой резистор, причем коллекторы второго и первого промежуточных транзисторов через шестой резистор подключены к базе третьего проме10 жуточного транзистора, коллектор которого соединен с вторым выво— дом пятого резистора и входом неинвертирующего выходного каскада, а эмиттер подключен к

t5 входу инвертирующего выходного каскада.