Конвейерное устройство для деления итерационного типа

 

Изобретение относится к области вычислительной техники и может быть использовано в арифметических устройствах быстродействующих ЭВМ. Целью изобретения является упрощение устройства. Поставленная цель достигается тем, что в устройстве, содержащем рёгист делимого, делителя и результата, три блока формирования дополнительного кода, пять блоков умножения, три шифратора, два сумматора с сохранением переносов, два сумматора с распространением переносов и восемь коммутаторов кратного , применены более простые шифраторы и соответственно изменены связи. 5 ил.

(5р 4 G 06 F 7/52

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3869060/29-24 (22) 18.03.85 (46) 07.10,86. Бюп. У 37 (72) Ю. С. Варакин (53) 681. 323(088. 8) (56) Авторское свидетельство СССР

В 602944, кле G 06 F 7/52, !975.

Авторское свидетельство СССР

У 117932), кл. G 06 F 7/52, 1984, (54) КОНВЕЙЕРНОЕ УСТРОЙСТВО ДЛЯ

ДЕЛЕНИЯ ИТЕРАЦИОННОГО ТИПА (57) Изобретение относится к области вычислительной техники и мокет быть использовано в арифметических уст„. SU„„1262483 А 1 ройствах быстродействующих ЭВМ.

Целью изобретения является упрощение устройства. Поставленная цель достигается тем, что в устройстве, содержащем регистры делимого, делителя н результата, три блока формирования дополнительного кода, пять блоков умножения, три шифратора, два сумматора с сохранением переносов, два сумматора с распространением переносов и восемь коммутаторов кратного, применены более простые шифраторы и соответственно изменены связи.

5 ил.

1262483 2

6 20

55

Изобретение относится к автоматике и вычислительной технике и предназначено для использования в цифровых арифметических устройствах.

Целью изобретения является упрощение устройства, На фиг. 1 представлена схема конвейерного устройства для деления итерационного типа; на фиг. 2 — схема первого шифратора, на .фиг. 3 схема второго шифратора, на фиг. 4— схема третьего шифратора; на фиг. 5— схема сумматора с сохранением переносов °

Конвейерное устройство для деления итерационного типа (фиг. 1) содержит. регистр 1 делителя, регистр 2 ,делимого, шифраторы 3-5, коммутаторы 6-13 кратного, сумматоры 14 и 15 с сохранением переносов, сумматоры 1 и 17 с распространением переносов, блоки 18-22 умножения, блоки 23-25 формирования дополнительного кода, регистр 26 результата, Первый шифратор 3 (фиг. 2) содержит элементы И 27-55, элементы ИЛИ

56-59. Второй шифратор 4 (фиг. 3) содержит элементы И 60-86, элементы ИЛИ

87-89. Третий шифратор 5 (фиг. 4) содержит элементы И 90-100, элемент ИЛИ 101. Сумматоры 14 и 15 с сохранением переноса (фиг. 5) содержат одноразрядные сумматоры 102 °

Сумматоры 14 и 15 с сохранением

j переноса идентичны сумматорам известного устройства. Коммутаторы

6-8, 10-!2 кратного идентичны коммутаторам известного устройства и при сигналах на первом, втором и третьем управляющих входах выполняют соответственно передачу информации на выход со сдвигом, инверсно и без сдвига. Коммутаторы 9 и 13 кратного идентичны коммутаторам известного устройства и при сигналах на нулевом и втором управляющих входах выполняют соответственно передачу информации на выход инверсно или прямо, Конвейерное устройство для деле-. ния итерационного типа работает следующим образом, Для определенности примем разрядность делителя равной 48.

На регистры 1 и 2 заносятся соответственно делитель и делимое, Шесть старших разрядов делителя поступают на шифраторы 3-5. Самый старший разряд (нулевой) нормализованного делителя равен единице и в шифрации не участвует. Шифраторы 3-5 формируют сигналы, управляющие формированием кратных, При помощи управляющих сигналов

СД, НСД, ПП в коммутаторах 6-9 формируются соответственно первое, второе, третье и четвертое кратные делителю числа, а в коммутаторах 1013 — соответственно первое, второе, третье и четвертое кратные делимого, Сформированные четыре кратные делителю числа суммируются в допо.".?::êтельном коде на сумматоре 14 с сохранением переносов.как это представлено на фиг. 5, при этом сигналы ПП для первых трех кратных выполняют роль единицы дополнительного кода.

Аналогично .суммируются четыре кратные делимому числа на сумматоре 15.

После сложения результатов сум:: а— торов с сохранением переносов на сумматорах 16 и 17 с распространением переносов образуются результаты первой итерации деления (ДТ1).

В результате первой итерации в старших разрядах ДТ1 будет шесть нулей, либо шесть единиц.

Во второй итерации в блоке 23 формирования дополнительного кода от 12 старших разрядов ДТ! (не считая первого) формируется дополнительный код, на который в блоках 18 и 19 умножаются ДТ1, и результат первой итерации преобразования делимого (ДМ!), в результате чего образуются новые значения ДТ2 и ДМ2, причем ДТ2 будет содержать после первого разряда 12 нулей или единиц.

В третьей итерации в блоке 24 формирования дополнительного кода от 24 старших разрядов ДТ2 (не считая первого) формируется дополнительный код, на который в блоках 20 и 21 умножают ДТ2 и ДМ2, в результате чего образуются новые значения

ДТЗ и ДМЗ, причем ДТЗ будет содержать после первого разряда 24 нуля или единицы.

В четвертой итерации в блоке 25 формирования дополнительного кода формируется дополнительный код, на который в блоке 22 умножается ДМЗ, и результат умножения записывается в регистр 26 результата, ДТЗ при этом на дополнительный код не умножается, так как результат умножения заранее известен и примет значение, 1262483 равное единице, а делимое после чет-; вертой итерации примет значение частного от деления исходных чисел. формула и з о б р е т е н и я

ЭО

Конвейерное устройство для деления итерационного типа, содержащее регистры делимого, делителя и резуль l 0 тата, три блока формирования дополнительного кода, пять блоков умножения, два сумматора с сохранением переносов, два сумматора с распространением переносов, восемь коммутаторов кратного, три шифратора, при!

5 чем первый шифратор содержит четыре элемента ИЛИ и двадцать девять элементов И, второй шифратор — три эле.мента ИЛИ и двадцать семь элементов И, третий шифратор — элемент ИЛИ

20 и одиннадцать элементов И, причем в устройстве первый вход первого блока умножения соединен с входом первого блока формирования дополнительного кода, выход которого сое25 динен с первым входом второго блока умножения и вторым входом первого блока умножения, выход которого соединен с первым входом третьего блока умножения и входом второго блока формирования дополнительного кода, выход которого соединен с первым входом четвертого блока умножения и вторым входом третьего блока умножения выход которого соединен 35 с входом третьего блока формирования дополнительного кода, выход которого соединен с первым входом пятого блока умножения, выход и второй вход которого соединены соответственно с 40 входом регистра результата и выходом четвертого блока умножения, второй вход которого соединен с выходом второго блока умножения, выход регистра делителя соединен с инфор — 45 мационными входами коммутаторов кратного с первого по четвертый. выход регистра делителя соединен с информационными входами коммутаторов кратНОГО с пЯтОГО пО Восьмой ВыхОДы 50 первого и второго сумматоров с рас-. пространением переносов соединены соответственно с первым входом первого блока умножения и вторым входом второго блока умножения, выходы 55 коммутаторов кратного с первого по четвертый соединены с соответствующими входами слагаемых первого сумматора с сохранением переносов, выходы сумм и переносов которого соединены соответственно с. входами первого и второго слагаемых пергого сумматора с распространением переносов, выходы коммутаторов кратного с пятого по восьмой соединены соответственно с входами слагаемых второго сумматора с сохранением переносов, выходы сумм и переносов которого соединены соответственно с входом первого и второго слагаемых второго сумматора с распространением переносов, прямые выходы разрядов с первого по, шестой регистра делителя соединены соответственно с первыми входами соответствующих элементов И первого шифратора, второго шифратора и с первыми входами элементов И с первого по пятый третьего шифратора, выход седьмого элемента И и инверсный вы— ход восьмого элемента. И первого шифратора соединены соответственно с первым и вторим управляющими входами первого и пятого коммутаторов кратного, прямой и инверсный выходы восьмого элемента И первого шифратора соединены с первыми входами переноса первого и второго сумматоров с сохранением переносов, выход седьмого элемента И второго шифратора соединен с первыми управляющими входами второго и шестого коммутаторов кратного, выход второго элемента И третьего шифратора соединен с первыми управляющими входами третьего и седьмого коммутаторов кратного, инверсные выходы разрядов с первого по

meстой регистра делителя соединены соответственно с первыми входами элементов И с девятого по четырнадцатый первого шифратора, с первыми входами элементов И с восьмого по тринадцатый второго шифратора, инверсные входы первого и третьего разрядов регистра делителя соединены соответственно с первыми входами шестого и седьмого элементов И третьего шифратора, причем в первом шифраторе первый вход первого элемента И соединен с вторым входом одиннадцатого элемента И и с первыми входами пятнадцатого, шестнадцатого и семнадцатого элементов И, первый вход второго элемента И соединен с вторым входом первого элемента И, с первыми входами Восемнадцатого, девятнадцатого, двадцатого, двадвать первого элемен5 12 тов И и с вторыми входами пятого и семнадцатого элементов И, первый вход третьего элемента И соединен с вторым входом тринадцатого элемен та И н с первыми входами двадцать второго, двадцать третьего элементов И, первый вход четвертого элемента И соединен с вторым входом двадцать третьего и третьим входом семнадцатого элементов И, первый вход четвертого элемента И соединен с вторым входом .цвадцать третьего и третьим входом семнадцатого элементов И, первый вход пятого элемента И соединен с вторыми входами четвертого, четырнадцатого и третьим входом первого элементов И, первый вход девятого элемента И соединен с вторыми входами второго, двадцать второго, двадцать первого и с первыми входами двадцать четвертого, двадцать пятого, двадцать шестого элементов И, первый вход десятого элемента И соединен с вторыми вхо: дами девятого и двадцать шестого элементов И, с третьими входами тринадцатого, двадцать второго и четвертого> с первым входом двадцать седьмого элементов И, первый вход одиннадцатого элемента И соединен с первым входом двадцать восьмого, вторым входом девятнадцатого и третьим входом двадцать шестого элементов И, первый вход двенадцатого элемента И соединен с вторым входом шестого, с третьими входами пятого и девятого элементов И, первый вход тринадцатого элемента И соединен с третьими входами второго, двадцать третьего, одиннадцатого и вторыми входами шестнадцатого и двадцать четвертого элементов И, первый вход четырнадцатого элемента И соединен с вторыми входами десятого и третьего, четвертым входом двадцать шестого элементов И, инверсные выходы второго и девятого элементов И соединены с. первым входом двадцать девятого элемента И, выходы первого, тринадцатого и четырнадцатого элементов И соединены соответственно с входами с первого по третий первого элемента ИЛИ, выходы восемнадцатого и двадцать восьмого элементов И соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход девятнадцатого элемента И соединен с первым входом третьего эле62483 Ь

5 !

О

50 мента ИЛИ, выходы четвертого, пятого, двенадцатого и двадцатого элементов И соединены соответственно с входами с первого по четвертый четвертого элемента ИЛИ, инверсный выход которого соединен с первым входом восьмого элемента И, инверсные выходы шестого и двадцать шестого элементов И соединены с вторым входом восьмого элемента И, третий вход которого соединен с инверсными выходами семнадцатого и двадцать первого элементов И, причем во втором шифраторе первый вход первого элемента И соединен с вторым входом второго, первыми входами четырнадцатого и пятнадцатого элементов И, первый вход второго элемента И соединен с вторыми входами четвертого, восьмого, десятого и пятнадцатого, с первыми входоми шестнадцатого и семнадцатого элементов И, первый вход третьего элемента И соединен с вторыми входами шестнадцатого, пятого, шестого и четырнадцатого, с первым входом восемнадцатого элементов И, первый вход четвертого элемента И соединен с вторым входом первого и с первыми входами девятнадцатого и двадцатого элементов И, первый вход пятого элемента И соединен с вторыми входами девятнадцатого и двадцатого элементов P первый вход восьмого элемента И соединен с вторыми входами тринадцатого, одиннадцатого и семнадцатого, третьими входами пятого и десятого элементов И, первый вход девятого элемента И соединен с первым входом двад— цать первого, вторым входом третьего, третьими входами первого, тринадцатого и шестого элементов И, первый вход десятого элемента И соединен с третьими входами девятнадцатого, семнадцатого и второго, вторым входом двенадцатого, четвертым входом первого элементов И, первый вход двенадцатого элемента И соединен с четвертым входом тринадцатого и с третьими входами четвертого, третьего элементов И, инверсные выходы третьего, пятого, восьмого н шестнадцатого элементов И соединены с первым входом двадцать второго элемента И, второй вход которого соединен с инверсными входами первого, второго и четвертого. элементов И, четвертые выходы шестого, двенаДцатого и тринадцатого элементов И соединены

)262483 8

20

ЗО

40

50

55 с треч ьим входом двадцать второго

i элемента И, выходы одиннадцатого и десятого элементов И соединены соответственно с первым и вторым входами первого элемента ИЛИ, инверсный выход которого соединен с первым входом седьмого элемента И, выход двадцатого элемента И соединен с первым входом второго элемента ИЛИ, выходы девятого, восемнадцатого, двадцать первого и двадцать третьего элементов И соединены соответственно с входами с первого по четвертый третьего элемента ИЛИ, инверсный выход которого соединен с первым входом двадцать четвертого элемента И, второй вход которого соединен с инверс-. ными выходами пятнадцатого и семнадцатого элементов И, причем в третьем шифраторе первый вход второго элемента И соединен с вторыми входами третьего и четвертого элементов И, .первый вход третьего элемента И соединен с первыми входами восьмого и девятого элементов И, первый вход четвертого элемента И соединен с вторыми входами седьмого и восьмого элементов И, первый вход пятого элемента И соединен с третьими входами четвертого и восьмого элементов И, первый вход шестого элемента И соединен с вторым входом второго и с первым входом десятого элементов И, выходы первого, шестого, седьмого и девятого элементов И соединены соответственно с входами с первого по четвертый элемента ИЛИ, инверсный выход восьмого элемента И, инверсные выходы третьего и четвертого элементов И соединены с вторым входом десятого элемента И, о т л и ч а ю— щ е е с я тем, что, с целью упрощения устройства, инверсные выходы четвертого и пятого разрядов регистра делителя соединены соответственно с вторыми входами шестого и девятого элементов И третьего шифратора, выход двадцать девятого элемента И первого шифратора соединен с третьи" ми управляющими входами первого и пятого коммутаторов кратного, инверсный выход двадцать четвертого и выход двадцать второго элементов И, второго шифратора соединены соответственно с вторым и третьим управляющими входами второго и шестого коммутаторов кратного, прямой и инверсный выходы двадцать четвертого элемента И второго шифратора соединены с вторыми входами переноса первого и второ го сумматоров с сохранением переносов, инверсный выход десятого элемента И третьего шифратора соединен с вторыми управляющими входами третьего и седьмого и с первыми управляющими входами четвертого и восьмого коммутаторов кратного, выход одиннадцатого элемента И третьего шифратора соединен с третьими управляющими входами третьего и седьмого коммутаторов кратного, прямой выход десятого элемента И третьего шифратора соединен с вторыми управляющими входами четвертого и восьмого коммутаторов кратного, прямой и инверсный выходы десятого элемента И третьего шифратора соединены с третьими входами переноса первого и второго сумматоров с сохранением переносов, причем в первом шифраторе первый вход четвертого элемента И соединен с третьими входами десятого, третьего и вторым входом двадцать восьмого . элементов И, первый вход шестого элемента И соединен с четвертыми входами одиннадцатого, второго и девятого элементов И, первый вход пятого элемента И соединен с четвертым входом десятого, пятым входом девятого, третьим входом двадцать первого, .втоpb.MH входами двенадцатого и восемнад" цатого элементов И, первый вход первого элемента И соединен с третьим входом восемнадцатого и четвертым входом двадцать третьего элементов И, первый вход третьего элемента И соединен с вторым входом двадцатого, третьими входами шестого и шестнадцатого элементов И, первый вход девятого элемента И соединен с третьими входами девятнадцатого и двадцатого, четвертым входом шестого элемента И, . первый вход одиннадцатого элемента И соединен с четвертым входом первого элемента ИЛИ и с третьим входом две; надцатого элемента И, первый вход двенадцатого элемента И соединен с пятым входом одиннадцатого и вторым входом пятнадцатого элемента И, первый вход тринадцатого элемента И соединен с четвертыми входами третьего и семнадцатого, вторым входом двадцать седьмого элементов И, первый вход четырнадцатого элемента И соединен с вторым входом двадцать пятого, четвертыми входами шестнадцатого и двадцать первого, с пятым входом

9 12624 семнадцатого элементов И, выход первого элемента ИЛИ соединен с первым входом двадцать девятого элемента И, второй вход которого соединен с инверсными входами третьего, десятого и одиннадцатого элементов И, выходы пятнадцатого и двадцать седьмого элементов И соединены соответственно с третьим и четвертым входами второго элемента ИЛИ, инверсный выход ко- 1О торого соединен с первым входом седьмого элемента И, второй вход которого соединен с инверсным выходом третьего элемента ИЛИ, входы с второго по четвертый которого соединены соответственно с выходами двадцать второго, двадцать четвертого и двадцать пятого элементов И, инверсный выход двадцать третьего элемента И соединен с вторым входом восьмого элемента И, третий вход которого

Г соединен с инверсным выходом шестнадцатого элемента И, причем во втором шифраторе первый вход второго элемента И соединен с третьим входом 25 одиннадцатого элемента И и вторым входом второго элемента ИЛИ, первый вход третьего элемента И соединен со вторым входом двадцать первого и первым входом двадцать третьего эле- gp ментов И, первый вход четвертого элемента И соединен с третьими входами

С шестнадцатого, восьмого и двенадцатого, четвертым входом пятого, перо выми входами двадцать пятого, двадцать шестого и двадцать седьмого, четвертым входом семнадцатого элементов в И, первый вход ше стого элемента И соединен с вторыми входами двадцать пятого и двадцать седьмого элементов И, первый вход восьмого элемента И соединен с четвертыми входами четвертого и шестого, вторыми входами двадцать шестого и девя-, 83

10 того, двадцать третьего и восемнадцатого, третьими входами двадцатого и двадцать седьмого элементов И, первый вход десятого элемента И соединен с пятым входом тринадцатого, третьими входами двадцать пятого, двадцать шестого и пятнадцатого элементов И, первый вход одиннадцатого элемента И соединен с четвертыми входами третьего„ второго и пятнадцатого, третьими входами девятого и восемнадцатого элементов И, первый вход двенадцатого элемента И соединен с пятымн входами шестого и пят- . надцатого, третьим входом двадцать третьего элементов И, первый вход .тринадцатого элемента И соединен с пятым входом третьего, четвертыми входами восьмого и двенадцатого элементов И, выходы девятнадцатог и двадцать пятого элементов И соединены соответственно с третьим и чет- у вертым входами первого элемента ИЛИ, выходы двадцать шестого и двадцать

° седьмого элементов И соединены соответственно с третьим и четвертым входами второго элемента ИЛИ, выход которого соединен с инверсным выходом четырнадцатого элемента И и вторым входом седьмого элемента И, причем в третьем шифраторе первый вход второго элемента И соединен с вторыми входами первого и пятого, третьими входами седьмого и девятого элементов И, первый вход пятого элемента И соединен с третьим входом пер" вого элемента И, первый вход седьмого элемента И вЂ” с третьим входом шестого элемента И, второй вход ко1 торого соединен. с вторым входом пятого элемента И, инверсный выход элемента ИЛИ соединен с вторым входом одиннадцатого элемента И.

1 2262483

Р

Е

А с в

А 8 С Д Е P! 262483 иг.У сдх юлю

llN

Фиа Ф

1262483

Р 8 Р х Р g,Ð ю Р х Р f Ю P $

Уие.S.

Составитель А. Клюев

Редактор В. Данко Техред Л.Сердокова Корректор И, Пожо

Заказ 5428/4б Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Удгород, ул. Проектная, 4

Конвейерное устройство для деления итерационного типа Конвейерное устройство для деления итерационного типа Конвейерное устройство для деления итерационного типа Конвейерное устройство для деления итерационного типа Конвейерное устройство для деления итерационного типа Конвейерное устройство для деления итерационного типа Конвейерное устройство для деления итерационного типа Конвейерное устройство для деления итерационного типа Конвейерное устройство для деления итерационного типа 

 

Похожие патенты:

Изобретение относится к области вычислительной техники и может быть использовано при разработке-быстродействующих устройств для умножения десятичных чисел

Изобретение относится к вычислительной технике и предназначено для использования в цифровых арифметических устройствах

Изобретение относится к области цифровой вычислительной техники

Изобретение относится к области вычислительной техники, предназначено для специализированных вычислителей , работающих в реальном времени , в

Изобретение относится к вычислительной технике и может быть использовано для быстрого умножения десятичных чисел

Изобретение относится к области вычислительной техники и может быть использовано в различных моделирующих системах

Изобретение относится к области вычислительной техники, в частности к арифметическим устройствам, и предназначено для вьтолнения операции умножения двух двоичных чисел, представленных в дополнительном коде , Целью изобретения является упрощение устройства

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и специализированных вычислительных устройствах для деления чисел повышенной разрядности

Изобретение относится к радиоэлектронике и может быть использовано в вычислительных устройствах для реализации перемножения страниц операндов с любым сочетанием знаков

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда

Изобретение относится к цифровым умножителям и предназначено для умножения цифрового сигнала (ЦС) на сигнал в форме периодической волны, преимущественно синусоидальной

Изобретение относится к области вычислительной техники и может быть использовано для построения систем передачи и переработки дискретной информации

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых устройств умножения в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых систем, выполняющих операцию деления чисел в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для построения вычислительных систем с повышенной достоверностью выдаваемых данных

Изобретение относится к области устройств обработки, соответствующего программного обеспечения и программных последовательностей, которые выполняют математические операции
Наверх