Устройство для решения систем линейных алгебраических уравнений

 

Изобретение относится к аналоговой вьиислительной технике и предназначено для решения систем линейных алгебраических уравнений. Устройство содержит три матрицы токоэадающих резисторов, блок задания начальных условий, коммутатор, блок вычитаталей, два блока формирователей модуля сигнала, два блока суммирования , блок интеграторов, блок управления . Устройство позволяет решать системы линейных алгебраических уравнений с приближенно заданными исходньми данными при наличии апри (Л орной информации о гладкости решения . 2 ил. с

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (И) А1 (gI) 4 G 06 С 7/34

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3862631/24-24 (22) 01.03.85 (46) 23. 10.86. Бюл. Ф 39 (71) Одесский ордена Трудового Красного Знамени политехнический институт (72) В.Ф.Миргород, В.Д.Павленко и С.т.тихончук .(53) 681.333 (088 .8) (56) Математическое моделйрование и теория электрических цепей: Сб.

Вып. 7, М.: Наука, 1970, с. 75-85, Авторское свидетельство СССР

В 612258, кл. G 06 G 7/34, 1975. (54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ СИСТЕМ

ЛИНЕЙНЫХ АЛГЕБРАИЧЕСКИХ УРАВНЕНИЙ (57) Изобретение относится к аналоговой вычислительной технике и предназначено для решения систем линейных алгебраических уравнений. Уст.— ройство содержит три матрицы токоэадающих резисторов, блок задания начальных условий, коммутатор, блок вычитаталей, два блока формирователей модуля сигнала, два блока суммирования, блок интеграторов, блок управления. Устройство позволяет решать системы линейных алгебраических уравнений с приближенно заданными а исходными данньь(и при наличии апри, орной информации о гладкости решения. 2 ил.

С:

1 26581 О х(о) х

1/Ь

-1/Ь 0

0 0

1/Ь -1/Ь О 0

0 1/h -1/h 0

О 0

О О

1/Ь -1/h

О 1/h

Изобретение относится к аналоговой вычислительной технике, предназначено для решения систем алгебра" ических уравнений и может служить основой для создания специализированных аналоговых процессоров гибридных вычислительных комплексов., Целью изобретения является повышение точности и расширение функциональных возможностей устройства за !О счет учета дополнительной априорной информации о гладкости решения.

На фиг.l представлена блок-схема устройства; на фиг.2 — блок-схема блока управления. !5

Устройство содержит три матрицы

1-3 токозадающих резисторов, коммутатор 4, блок 5 интеграторов, блок

6 вычитаталей, первый блок 7 формирователей модуля сигнала, второй

Ю блок 8 формирователей модуля сигнала, первый и второй блоки 9 и 1О суммирования, блок !1 управления и блок

12 задания начальных условий. Блок

11 содержит блок 13 умножения, сумматор 14 и компаратор 15.

Устройство работает следующим ,образом.

Три матрицы 1-3 токоэадающих резисторов моделируют расширенную матри- ЗО цу коэффициентов системы А, матрицу т коэффициентов А, транспонированную к А, и матрицу коэффициентов С соот-, ветственно, На входы блока ll управления поступают сигналы, соответствующие числовым параметрам о и Р характеризующим погрешности в коэффициентах матрицы А и правых частей

Ь соответственно. Приближенное, устойчивое решение решаемой системы 4О линейных алгебраических уравнений образуется на выходе блока 5 интеграторов.

Предлагаемое устройство опись вается системой обыкновенных диф- 4 ференциальных уравнений с постоянными коэффициентами и некоторыми начальными условиями: (1+С) — — — + А А (t) А b с1х(г) т т

dt к У

Опишем подробно функции каждого иэ блоков, входящих в предлагаемое устройство. Матрица предназначена для умножения вектора x(t) на матрицу А и вычитания вектора правой части b, т.е. матрица представляет собой резистивную матрицу, на вход которой поступают сигналы x;(t), 1,2,..., n, являющиеся компонентами n = мерного вектора x(t) (х,(t)< х (t),..., x„(t)) а на выходе образуются сигналы r (t), 1,2,..., n, являющиеся компонентами вектора невязки r(t) - Ax(t)-Ü

r(t) - (r, (г), r,(е),..., r„(t)) Матрица 1 резисторов:осуществля-. ет умножение невязки r(г) на матрицу

А, т.е. на вход, укаэанного блока поступают компоненты вектора r(t), а иа выходе формируются компоненты вектора g(t) = А r(t) *Ах(г) — А Ь.

На выходах матрицы 3 резисторов формируются сигналы f(t) пx tl

dt посредством решения уравнения й(г.) = - — - — с †" — + g(t)

d (t) dx (t)

dt dt

Ф на ее первую группу входов поступают сигналы д(г) с выхода матрицы 2, а на вторую группу входов — сигналы кк()

f(t) - — — — с выходов матрицы 3

dt резисторов. Матрица С образуется путем перемножения матрицы D íà D ° где матрица D осуществляет преобразование вектора U(v) на сетке с шагом Ь в производную

dU(v)

I 2f.581 0

2/h г

-I/h

-1/h О

t г 2 — 1/h 2/h — 1/h

Т

С=В 13=0

0 — 1/h 2/Ь

-1/h

Π— 1/h 1/h

1i-31> 2, (j — ) )- ) О, 1J если с; = -1/h если

2 с;, 2/h если i = 2,..., n — 1, с; 1/h если i = I n.

Если //г// 11 >Ы/(х — х, //+ p, то U p, -x l/+/l, то 11-1

Элементы с матрицы С принимают

\1 значения

Отметим, что матрица С имеет ленточную структуру с шириной ленть!, равной трем.

Блок II управления служит для проверки условия

//г«)// (A„(t)-Ü//. о(//x(t) — х //+

+p, (2) где !(// — норма вектора; 0С и Р числовые параметры, определяющие если //г// = U > ec// х

Таким образом, при выполнении ус ловия //r //вac(/х — х // + /г блок управления формирует сигнал U l который размыкает ключи коммутатора 4.

В целом, устройство описывается системой дифференциальных уравнений (1). Решение этой системы дифференциальных уравнений в установившемся состоянии есть нормальное решение исходной системы линейных алгебраических уравнений относительно вектора х . При х, = 0 модель позволяет получить решение с минимальной нормой в пространстве В функций, имеющих обобщенную производную, интегрируемую с квадратои.

В исходном состоянии на выходах интеграторов блока 5 интеграторов установлены напряжения, соответствующие априорно известному вектору хд, определяемому постановкой задачи. погрешность задания исходных данных

//4 A // oC; //ьb // f3; л А и Ьb — погрешности задания матрицы А и вектора правых частей b соответственно.

Сигнал

U„- // x(t) — х,//=, x;(t) — x ./ перемножается íà а на блоке 3 и складывается с /<1 на сумматоре 14.

На выходе сумматора образуется сигнал Ы // х — х,//+ г, который с помощью компаратора 15 сравнивается с сигналом

В зависимости от соотношения

30 сигналов Vr è М //х — хр// + P блок

Il управления вырабатывает сигнал управления Ц, который поступает на управляющий вход коммутатора 4.

В процессе интегрирования системы

40 обыкновенных дифференциальных уравнений (1) с помощью блоков 1-5 на выходах блока 6 непрерывно образуется вектор разности x(t) — х, на выходах блока 7 — вектор, компонентаии которого являются модули вектора х(с) х т.e ° / x; (t) xo / на выходе блока 9 — напряжение, со" ответствующее норме // x(t) — x, /( вектора x(t) — х . На выходах блока

8 непрерывно образуется вектор коиФ поненты которого являются модулями (r;(t)(вектора невязки v(t), иа выходе блока 10 — напряжение, соответствующее норме // r(t)// вектора

r(t). Здесь и далее!

26 )й!О

10 монотонно уменьшается от некоторого начального значения, определяемого невязкой исходной системы алгебраических.уравнений при х хо, до нуля при t - ж (если м = /! = О). Одновременно норма вектора z (t)

/l (I+c)x(t)//, как интеграл от z ) (е) 45 монотонно увеличивается от некоторо. го начального значения z2(о)=

//(1+а)х // до конечного значения при t- oo.

Таким образом, если исходные данные известны приближенно, т.е. 1 О;

О, останонив процесс интегрирования при некотором t = t, согласно условиям (2!, на выходе блока 5 ин— теграторов формируется приближенное, устойчивое решение поставленной задачи, у которого минимальна функция

z (t) //(I+c)x(t)// . Таким образом, т.е. используется вторая норма вектора.

В блоке II управления реализуется проверка согласованности лолучае" мого решения с погрешностью исходных данных в соответствии с условиями (2), При выполнении указанного неравенства блок II управления на выходе формирует сигнал иа размыкание ключей коммутатора 4. При этом на выходе блока 5 фиксируются напряжения, соответствующие устойчивому приближению к решению исходной системы линейных алгебраических уравнений. Таким образом, предлагаемое устройство для 15 решения систем линейных алгебраических уравнений позволяет автоматически получать приближенное устойчивое решение поставленной задачи с большей точностью за счет учета имеющей- 20 ся априорной информации о гладкости решения.

Отметим, что при условии точного задания коэффициента матрицы А и вектора правых частей и предлагаемое устройство реализует метод установления в чистом виде и позволяет получить нормальное решение алгебраической системы, такое же как и известное устройство. 30

В процессе интегрирования системы дифференциальных ураннений (!) в предлагаемом устройстве норма вектора формируется приближенное решение системы линейных алгебраических уравнений, обладающее минимальной длиной, и одновременно минимальной нормой первой производной, характеризующей гладкость решения. Следова— тельно, предлагаемое устройство позволяет, н отличие от известного сформировать приближенное устойчивое решение, обладающее минимальной длиной и наиболее гладкое одновременно, тем самым достигается поставленная цель расширения функциональных возможностей устройства за счет учета дополнительной априорной информации о гладкости решения, одновременно удается повысить точность решения.

Предлагаемое устройство позволяет решать не только плохо обусловленные, но и хорошо обусловленные алгебраические системы. формула и з о б р е т е н и я

Устройство для решения систем линейных алгебраических уравнений, содержащее блок задания начальных условий, первую и вторую матрицы токозадающих резисторов, блок интеграторов, первый и второй блоки формирователей модуля сигнала, группы выходов которых подключены к группам входов соответственно перного и второго блоков суммирования, коммутатор, блок управления и блок вычитателей, группа выходов которого соединена с группой входов первого блока формирователей модуля сигнала, группа ныходов блока задания начальных условий подключена к входам задания начальной установки блока интеграторов и к первой группе входов блока вычитателей, вторая группа вхоцов которого соединена с группой выходов блока интеграторов и с выводами первой группы токозадающих резисторов первой матрицы, выводы второй группы которых подключены к группе входов второго блока формирователей модуля сигнала и к выходам первой группы токоэадающих резисторов второй матрицы, группа выходов коммута-. тора соединена с группой информационных входов блока интеграторов, отличающееся тем, что, с целью поньппения точности, в него введена третья матрица токозадающих резисторов, а блок управления состоСоставитель В.Рыбин

Техред А.Кравчук, Корректор М.Самборская

Редактор А.Ворович

Заказ 5667/48

Тирах 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская иаб., д.4/5

Производственно-полиграфическое предприятие, г.ухгород, ул.Проектная,4

7 1265810 8 иэ компаратора, сумматора и бло- группы- токозадающих резисторов вто„а умнохения, выход которого поцклю- рой матрицы, вход задания погрешности чен к первому входу сумматорами выход матрицы постояйных коэффициентов которого соединен с первым входом системы уравнений устройства подкомпаратора, выход которого подклю" > ключен к первому входу блока умнохе" чен к управляющему входу коммутато" ния, второй вход которого соединен с ра, информа формационный вход котоРого сое- выходом первого блока суммирования, единен с выводами первой и второй вход задания погрешности вектора групп токоэадающих резисторов треть правых частей системы уравнений устей матрицы, выводы третьей группы 10 родства соединен с вторьмвходом сумматокозадающих резисторов третьей мат- . тора, выход второго блока суммирования рицы соединены с выводами второй- подключен к второму входукомпаратора.