Устройство для моделирования систем линейных алгебраических уравнений

 

Союз Советских

Соцнаиистюнккмх республик

ОЛ ИСАНИЕ

ИЗОБРЕТЕНИЯ (11) 612258

Н АВТОРСКОМУ СВИДИТЕЛЬСТВУ (61) Дополнительное к авт. свил-ву(22) Заявлеио18.10.76 (21) 24122 54/18-24 с присоединением заявки №вЂ” (23).Приоритет(51) М. Кл. (06 Cj 7/34

1 авфВфа йайай хвнват йеаата Мееарвв CCCI а делан ааабрвнаай а вткратай (43) Опубликовано25.06.78.Бюллетень Юд 23 (53) УДК 681.333 (088.8) (4Ь) Дата опубликования описания 26.05..78 (72) Авторы изобретения.

Л. И. Гутенмахер, Ю. А. Тимошенко и С. Т. Тихончук

Ордена Трудового Красного .Знамени Одесский политехнический . институт (7 l) Заявитель (54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ СИСТЕМ ЛИНЕЙНЫХ

АЛГЕБРАИЧЕСКИХ УРАВНЕНИЙ

Изобретение относится к аналоговой вычнслиельной технике и может служить оФновой для создания специализированных аналоговых процессоров гибридных вычис» лительных комплексов.

Известны устройства для решения си стем линейных алгебраических уравнений вида методом установления Я . Однако решение плохо обусловленной системы линейных ж» гебранческнх уравнений с погрешностями в исходных данных на такой модели не будет обладать устойчивостью . вследствие некорректности решаемой задачи.

Наиболее близким по техническому решению к предлагаемому является .устройстЬа для моделирования систем линейных алгебраических уравнений, содержащее две мат рицы резисторов, причем выходы первой матрицы резисторов подключены к соответствующим входам второй матрицы рези сторов 12

Недостатком такой схемы моделирования являли разомкнутость структуры: подбор

3 параметра регуляризацни, оценка .качества. решения н оследукхцая коррекция параметр ров модели осуществляются оператором, Кроме того, существует трудность синхрон ного изменения коеффициентов обратной связи болыиого числа операционных усилителей.

Мель изобретения - повышение, точности решения.

Для достижения цели в устройство до® полнительно введены коммутатор, блок интеграторов, блоки сравнения н блок управления, причем выходы второй матрицы- резисторов связаны с информационными входа-. ми коммутатора, выходы которого связаны ча с первой группой входов блока интеграторов,. выходы которого соединены с входами первой матрицы резисторов и с одной груп пой входов первого блока сравнения, другая группа входов которого связана со второй

;щ группой входов блока интеграторов и подключена к первой группе входов устройства, а выходы первого блока сравнения связаны с первой группой входов блока управления, вторая н третья группы входов которого д соединены со второй и третьей группой щщ6 122 58 дов устройства, выход блока сравнения связан с управляющим входом коммутатора, а четвертая группа входов блока управления соединена с выходами второго блока сравнения, входы которого подключены к выхо дам первой матрицы резисторов..

На чертеже изображена структурная схема устройства.

Устройство включает в себя матрицы резисторов 1 и 2, мацелирующие расширен- |о ную матрицу коэффициентов системы и матрицу А соответственно, блок ключей З, блок интеграторов 4, первый 5 и второй 6 лохи сравнения, блок управления 7, на вхо.ды блока 7 поступают числовые параметры сб и ф, соответствуюшие погрешностям в коэффициентах MGTpBIlbI A и правых частей ц системы. Решения системы линейных алгебраических уравнений образуются на выходах блока 4. 29

Предлагаемое устройство описывается системой обыкновенных дифференциальных уравнений с постоянными коэффициентами и некоторыми начальными условиями

АХЯ вЂ” +А АХЯ=А b Х О)=Х

СН.

Решение этой системы дифференциальных уравнений в установившемся состоянии есть нормальное решение исходной системы уравнений относительно вектора Х о . При Х =О о Р модель позволяет получить решение с минимальной нормой.

В исходном состоянии конденсаторы в

35 цепях обратной связи интеграторов заряжены до напряжений, сос ветствуюших априори известному вектору Х, определяемому постановкой задачи. ла

В процессе интегрирования на выходах блоков сравнений 5 и 6 непрерывно образуются нормы решения и N — >о и невязки I ) А х (Е) "5 ) ) . В блоке управления 7 реализуется проверка согласованности по1

4$ лучаемого решения с погрешностью в исходных данных, условие которого имеет вид Ц= (Ах(1} -bJ(p здесь Ц гЦ - норма невязки;

Ц Х (Ц- Ц вЂ” норма решения относительно вектора Ь сх /Ь вЂ” числовые параметрь., определяемые из условий

IJ a, А )tлаа, )j@b)Q у где А А и Д b погрешности задания матрицы А и вектора правых частей Ь соответственно. B качестве норм векторов и матриц могут быть использованы либо первая, либо вторая { евклидова) нормы.

При аналоговом моделировании проше реалиПри выполнении этого неравенства блок управления 7 по цепи обратной связи формирует сигнал на размыкание ключей коммутатора 3. При этом на выходе блока 4 фиксируются напряженйя, соответствующие устойчивому приближению к решению исходной системы уравнений. Таким образом, модель автоматически подбирает требуемое решение.

При условии точного задания коэффициентов матрицы А и векторов llpaeblx частей Ь данное моделируюшее устройство реализует метод установления в "чистом" виде.

Таким образом, выполнение устройства в соответствии с изобретением позволяет создать эамкнутук модель системы линейных алгебраических уравнений. Предлагаемое устройство, работая после задания исходных данных полностью автоматически, позволяет получить приближенное устойчивое решение любых систем линейных алгебраических уравнений, что выгодно отличает его от прототипа, так как изменяемым парамет ром в модели является не элемент схемы модели (сопротивление), а независимая переменная — время

В результате появляется воэможность создания на базе данного изобретения специализированного аналогового процессора

1 для решения произвольных. систем линейных алгебраических уравнений, который может найти широкое применение в гибридных вы: числительных системах, предназначенных. например, длч решения акутальных обратных задач нефтяной и газовой промышленности, теплотехники, строительной механики и дру гих областей.

Формула изобретения

Устройство для решения систем линейных алгебраических уравнений, содержашее две матрицы резисторов, причем выходы первой матрицы резисторов подключены к соспаегству:ошим входам второй матрицы резисторов,отличаюшееся тем,что,с целью повышения точности решения, в него дополнительно введены коммутатор блок интеграторов, блоки сравнения и блок управления„причем выходы второй матрицы резисторов связаны с информационными входами коммутатора, вь-.ходы которого связаны с первой группой входов блока интеграторов, выходы которого соединены с входами первой матрицы резисторов и с одной группой входов первого блока сравнения, другая группа входов которого связана со второй группой входов блока интеграторов и подключена

612258

Составитель И. Лебедев

Редактор Т. Иванова Техред Л. Алферова Корректор Л. Небола

Заказ 3463/44 Тираж 826 Подписное

ЦНИИГ!И Государственного комитета Совета Министров с. < СР по делам изобретений и открытий

1 1 3035, Москва, -35, Раушская наб., д. 4/5 ды первого блока сравнения связаны с первой группой входов блока управления, вторая и третья группы входов которого соединены со второй и третьей группами входов устройства, выход блока сравнения связан с управляюшим входом коммутатора, а четвертая группа входов блока управления соединена с выходами второго блока сравнения, входы которого подключены к выходам первой матрицы резисторов.

Источники информации, принятые во вникГание при экспертизе:

1. Гутенмахер Л. И. и др. Руководство по электронно-ламповым интеграторам типа

ЭЛИ, Изд. AH СССР, 1952, с. 9 7, 2. Сб. Математическое моделирование и теория электрических цепей, вып. 7, М.

"Наука", 1970, с. 75-85,