Микропрограммное устройство управления с контролем

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении центральных устройств построения ЭВМ и вычислительных устройств с микропрограммным управлением. Цель изобретения - сокращение оборудования за счет уменьшения объема памяти микрокоманд. Устройство содержит блок памяти микрокоманд, регистр адреса, регистр микрокоманд, коммутатор адреса ,дешифратор логических условий, триггер пуска, генератор тактовых импульсов, группу коммутаторов логических условий, элемент И, группу блоков элементов ИЛИ, две группы элементов ИЛИ, группу элементов И, блок элементов И и элемент ИЛИ. Совокупность блоков позволяет достигнуть це- tg ли изобретения. 1 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51) 4 G 06 F 9/22, 11/00

j

1 с %»

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3884325/24-24 (22) 11.04.85. (46) 30.10.86. Бюл. М- 40 (72) Н. П.Благодарный, В.А.Малахов, Г.Н.Тимонькин, В,С.Харченко и С.Н,Тка . ченко (53) 681.32(088.8) (56) Авторское свидетельство СССР

У 503240, кл. G 06 F 9/22, 1976.

Авторское свидетельство СССР

Р 1091160, кл. G 06 F 9/22, 1983. (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ С КОНТРОЛЕМ (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано при пост„„SU„„1267413 А 1 роении центральных устройств построения 3ВМ и вычислительных устройств с микропрограммным управлением. Цель изобретения — сокращение оборудования за счет уменьшения объема памяти микрокоманд. Устройство содержит 6пок памяти микрокоманд, регистр адреса, регистр микрокоманд, коммутатор адреса, дешифратор логических условий, триггер пуска, генератор тактовых импульсов, группу коммутаторов логических условий, элемент И, группу блоков элементов ИЛИ, две группы элементов ИЛИ, группу элементов И, блок элементов И и элемент ИЛИ. СовокупФ ность блоков позволяет достигнуть це- э ли изобретения. 1 ил.

1267413

Изобретение относится х автоматике и вычислительной технике и может быть использовано при пас гроении центральных устройств управления ЭВМ и вычислительных устройств с микропрограммным управлением, Цель изобре гения -- сокращение оборудования за счет уменьшения объема памяти микрокоманд.

1О

На чертеже приведена функциональная схема микропрограммного устройства управления с контролем, Микропрограммное устройство управления с контролем содержит блок

l5 памяти микрокоманд с выходами I,, -1;, регистр 2 адреса, регистр 3 микрокоманд с выходами 3, конц» команды и 3 конца работы, коммутатор 4

z адреса дешифратор 5 логических ус2О ловий, триггер о пуска, генератор 7 тактовых импульсов с первым 7, и вторым 7, выходами, с .первого 8, llo (n-1) -й 8„, коммутаторы логических условий, элемент И 9, с первого но

25 (п-1) -й блоки элементов ИЛИ 1О, --10,„.„, первый выход 11 дешифратора логических условий, второй выход 12 дешифратора логических условий, вторую группу из элемс."-ртов И..ц! 1=, --!3q, группу из элементов И 1ч,--14н, первую группу из элементoB И:И 15 --15,„ блок элементов И 16, злеме: т ИЛИ !7,, вход 18 кода команды, вход !9 пуска, вход 2 0 логи ч:- с них jcJIo BF й, выход

21 управления - выход 2, неисправ- 35 ности, Микропрограммное устио.-Ic TBо уп-рав пения с кон вралем ра ботает сг:едуюшим образом, В исходном состояни-I все элементы схемы находятся B нулевом состояни-l,, в разряде регистра 3 мч (рокоманд„ соответствующем выходу 3,, записана единица. Цепи приведения элементов устройства в исходное <-.остзяние условно не показаны.

По сигналу "Пуск" с входа 19 устройства, посгупающему Н; вход ycòановки и единицу три Bci!a 6,, последний устанавливается B единичное состояние, I)

При этом на выходах, т:. 7, гецер;.тора 7 возбуждаются последовательности тактовых импульсов t ., и " ., Пс первому тактовому импульсу L, поступающему на синхровход регистра 2 адреса, поспедний открывается. При этом код операции., являющеися адресом первой микрокоманды вь1пслняемой микро-. г. программы, через коммутатor; ч oñтупает на информационный вход регистра

2 и записывается в нем, По записанному в регистре 2 адресу из блока 1 намяги высирается соответствующая микрокоманда и поступает на его выходы 1, — 1, При наличии сиг— нала На синхровходе регистра 3 операционная часть микроксманды с выхода

1, блока 1 памяти поступает на информационный вход Регистра 3. Сигналы микрооперации с Регистра 3 пс"тунают на выход 2! устройства, При формировании адреса очередной микрокоманды возможны следующие режимы работы ус тройства: формирование адреса очередной MHK рокоманды при выполнении линейных участков микропрограмм без проверки логических условий (первый режим), формирование адреса очередной микрокоманды при реализации vc!loBHblx переходов (втсрой режим).

Рассмотрим работу устройства в этих режимах.

Первый режим. При считывании микРокоманды из блока 1 памяти адрес очерецной микрокоманды формируется следующим образом. Чемодифицируемая часть ацреса (старшие разряды адреса) очередной микрокоманды с выхода I, блока 1 памяти поступает на соответствующие разряды информационного входа коммутатора 4. Младшие разряды адреса (мод-.фицируемые) с выхода

1, блока памяти поступают íà cooтветствующие вх зцы элементов И группы элементов И 14 -11„. Так как в поле блока 1 памяти записан нулевой код, то на вьг;-.одах дешифраroðà 5 и

HB выходах коммутаторов 8< — 8 „, и элемента И 9 присс-тствует нулевой потенциал и элементы И 1 ч„14 OTKpb!TbI по соответствующим входам. Таким образом ьладшие разряды адреса через группу элементе в И I — 1- : и группу элемен l1 тов И11И Iз„ -15,. поступают на соответствующие !зазряды информационного входа коммутатора 4 адреса. Вниду отсутствия сигнала микрооперации 1(онец команды Bäi!åc очередной микрокоманды через коммутатор А пос" óïàåò на информанионный вход регистра 2 адреса, 1ри поступлении, очередного тактового импульса Ч ацрес очередной микрокоманды записывается в регистр 2 адреса. Дале=-. устройство работает в этом режиме аналоги ьно описанному алгоритвходы коммутаторов 8, -S На выходах этих коммутаторов появляются сигналы проверяемых логических условий, кото— рые и модифицируют i младших разрядов адреса аналогично описанному алгоритму.

Если при выполнении текущей микрокоманды проверяется и логических условий (число проверяемых логических условий равно числу модифицируемых разрядов адреса), то адрес очередной микрокоманды определится выражением л,л л л

"Men = Аст«апап-1 ° ° ага1

Модификация младших разрядов адреса при этом происходит аналогично описанному алгоритму. Модификация и-го разряда происходит следующим образом. На втором выходе 12 дешифратора 5 появляется единичный сигнал, который открывает элемент И 9. При этом сигнал и-го логического условия с входа 20 устройства поступает через элемент И 9 на второй вход элемента ИЛИ 15л. Далее формирование адреса очередной микрокоманды происходит аналогично описанному алгоритму, Формула изобретения

Микропрограммное устройство управления с контролем, содержащее блок памяти микрокоманд, регистр адреса, регистр микрокоманд, коммутатор адреса, генератор тактовых импульсов, триггер пуска, группу из и элементов

И (и — количество младших разрядов адреса блока памяти микрокоманд) и первую группу из и элементов ИЛИ, причем первая группа информационных входов коммутатора адреса соединена с группой входов кода команды устройства, выход коммутатора адреса соединен с информационным входом ре-, гистра адреса, выход которого соединен с адресным входом блока памяти микрокоманд, i-й выход поля адреса старших разрядов которого соединен соответственно с -м информационным входом второй группы коммутатора адреса (i = 1,m, m — количество старших разрядов адреса блока памяти микрокоманд), j-й информационный вход второй группы которого (j = m 1. 1, m + n) соединен с выходом к-го элемента ИЛИ первой группы (к = 1,n), значение старших (немодифицируемых) разрядов адреса; знак конкантенации; значение модифицируемых разрядов адреса; 45 значение промодифицированного значения младшего разгде А„ а

1 л а

1 ряда адреса, При проверке i(i < и ) логических, условий на выходе 1„ блока 1 памяти появляется код проверяемых логических условий. Зтот код дешифрируется дешифратором 5. Сигнал с выхода дешифратора 5, соответствующий проверяемой комбинации i логических условий проходит через соответствующие элементы ИЛИ первого 10, -(и-i)-го 10„ 1 блоков элементов ИЛИ на управляющие з 12674

Второй режим. Работу устройства во втором режиме рассмотрим в следующих случаях при проверке одного логического условия, 5 при проверке логических условий (1 c Il (k, где и — максимальноечисло одновременно проверяемых логических условий, к — число модифицируемых разрядов адреса очередной:мик- О рокоманды); при проверке логических условий в случае п = k; при проверке логических условий в случае n ) 15

Если при выполнении текущей микрокоманды необходимо проверить значение одного логического условия и произвести ветвление микропрограммы, то на выходе 1 блока 1 памяти бу- 2О .дет код этого логического условия.

Значения логических условий с входа

20 поступают на соответствующие входы коммутаторов логических условий и элемента И 9. В данном случае модификация адреса осуществляется только по младшему разряду, какое бы условие не проверялось (первого коммутатора 8 логических условий), его значение поступает на элемент ИЛИ 15, И группы элементов ИЛИ 15, — 15 и через него на соответствующий разряд информационного входа коммутатора 4 адреса. Таким образом, адрес очередной микрокоманды определяется следующим выражением

12б74 первый вход которого соединен с вы-ходом n-ro элемента И группы, прямой вход которого соединен с к-м выходом поля адреса младших разрядов блока памяти микрокомапд„выход поля микро5 операций которого соединен с информационным входом регист.ра микрокоманд, выход поля микроопераций которого подключен к выходу упранл:ения устройства., выход признака конца команды регистра микрокоманд соединен с управляющим входом коммутатора адреса, выход признака конца работы регистра микрокоманд соецинен с входом установки в "О" триггера пуска, вход установки в "1 ко" îðîãî подключен к входу пуска устройства, выход триггера пуск:а соединен с входом запуска генератора TBKtoGûõ импульсов, первый и второй выходы которого 2< соединены соответственно с синхровходами регистра адреса и регистра микрокоманд, о т л и ч а ю щ е е с я тем, что, с целью сокращения оборудования за счет уменьшения обьема па- gg мяти микрокоманд, оно содержит дешифратор логических условий группу из и-1 блоков элементов ИЛИ, вторую группу из и-1 элементов ИЛИ, группу из п-1 коммутаторов логических услоЗО вий, элемент И, блок элементов И и элемент ИЛИ, причем выход поля логических условий блока памяти микрокоманд еоединен с входом дешифратора логических условий, первый выход которого соединен с первым входом пер35 ваго элемента ИЛИ второй группы н с первым управляющим входом первого коммутатора группы, остальные управляющие входы которого соединены с одно4Q именными входами первого элемента ИЛИ

l3 б второй группы и с одноименными выходами первого блока элементов ИЛИ группы, второй выход дешифратора логических условий соединен с первым входом элемента И, с инверсным входом и-ro элемента И группы и с первым входом блока элементов И,, остальные выходы дешифратора логических условий соединены с входами всех блоков элементов

ИЛИ группы> выходы с Второго по (ll

".)-й блоков элементов ИЛИ группы соединены с одноименными входами одноименных элементов ИЛИ второй группы и с одноименными управляющими входами одноименных коммутаторов группы, информационные вхсды всех коммутаторов группы и второй вход элемента И подключены поразрядно к входу логических условий устройства, выходы с первого по (n-1)-й элементов ИЛИ второй группы соединены соответственно с инверсными входами одноименных элементов И группы и с второго по и-й входами блока элементов И, выходы с первого по (и-1)-й коммутаторов группы соединены с вторыми входами одноименных элементов ИЛИ первой группы, второй вход n-ro элемента

ИЛИ первой группы соединен с выходом лемента И, с (и+1)-го по 2п-й входы блока элементов И соединены соответственно с первого по и-й выходами поля адреса младших разрядов блока памяти микрокоманд, (2п+1)-й вход блока элементов И соединен с первым выходом генератора тактовых импульсов, выходы блока элементов

И соединены с входами элемента ИЛИ, выход которого подключен к выходу неисправности устройства.

1267413

Составитель 10 Ланцов

Редактор M.Петрова Техред М.Ходанич Корректор Е.Рошко

Заказ 5775/47 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4