Вычислительное устройство для реализации логических функций

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в различных системах автоматического управления , где решается задача логического управления технологическими .агрегатами и установками по заданной программе или в соответствии со значениями логических функций, характеризующих состояние управляемого объекта. Цель изобретения - повышение быстродействия и достоверности функционирования. Устройство содержит компаратор 1, формирователь 2 импульсов, блок 3 управления, блок 4 памяти команд, регистр 5 команд, дешифратор 6 кода операций, память 7, контрольную память 8, таймер 9, контс S рольный счетчик 10, мультиплексор 11, арифметико-логический блок 12, (Л триггер 13 обнуления, коммутатор 14, блок 15 ввода-вывода, дешифратор 16

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU, 12691

А1 (бц 4 G 06 F 9/00 15/20

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ц

К ASTOPCKOMY СВИДЕТЕЛЬСТВУ

2"" гв хв: —; и г

44 23 !

Х у 4В

34 29 и JO зг

29

24 гв

42 4В в (21) 3596746/24-24 (22) 27.05.83 (46) 07.1.1.86. Бюл. N - 4 1 (71) Харьковское научно †производственное объединение по системам автоматизированного управления (72) К.И. Диденко, А.Н. Конарев, А.Г. Перекрестов, А.А. Ручинский и А.К. Черепаха (53) .681.32(088.8) (56) Авторское свидетельство СССР

Р 383052, кл. G 06 F 15/02, 1970.

Авторское свидетельство СССР

Ф 858457, кл. G 06 F 15/20, 1977. (54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ДЛЯ

РЕАЛИЗАЦИИ ЛОГИЧЕСКИХ ФУНКЦИЙ (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано в различных системах автоматического управления, где решается задача логического управления технологическими агрегатами и установками по заданной программе или в соответствии со значениями логических функций, характеризующих состояние управляемого объекта ° Цель изобретения — повышение быстродействия и достоверности функционирования. Устройство содержит компаратор 1, формирователь. 2 импульсов, блок 3 управления, блок 4 памяти команд, регистр 5 команд, дешифратор 6 кода операций, память 7, контрольную память 8, таймер 9, конт- рольный счетчик 10, мультиплексор

11, арифметико-логический блок 12, триггер 13 обнуления, коммутатор 14, блок 15 ввода †выво, дешифратор 16 С

1 269130 диагностики, регистр 17 диагностики, элемент 18 четности, схемы 19 — 22 сравнения. Устройство позволяет автоматизировать процесс установки блоков устройства и исполнительных механизмов объекта управления в исходное состояние, диагностику функционирования блоков и всего устройства, а также позволяет сократить продолжительность цикла управ. пения за счет сокращения количества формируемых адресов. 1 ил.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в различных системах автоматического управления, где решается задача логического управления технологическими агрегатами и установками по заданной программе или в соответствии со значениями ло. гических функций, характеризующих состояние управляемого объекта.

Цель изобретения — повышение быстродействия и достоверности функционирования.

На чертеже представлена схема устройства.

Устройство содержит компаратор 1, формирователь 2 импульсов, блок 3 управления, блок 4 памяти команд, регистр 5 команд, дешифратор 6 кода операций, память 7, контрольную память 8, таймер 9, контрольный счетчик 10, мультиплексор 11, арифметико-логический блок 12, триггер 13 обнуления, коммутатор 14, блок 15 ввода - вывода, дешифратор 16 диагностики, регистр 17 диагностики, элемент 18 четности, схемы 19-22 сравнения,. вход 23 разрешения обмена, информационный вход 24, информацион ный выход 25, выход 26 адреса объек та управления, выходы 27 индикации неисправности.

Блок 3 управления содержит счетчик 28 команд, генератор 29 тактовых импульсов, элементы И 30-33, элементы ИЛИ 34-35, триггер 36 и элемент

НЕ 37.

Таймер 9 содержит триггер 38 запуска, регистр 39, счетчик 40 и элементы И 41-43.

Блок 15 ввода-вывода содержит триггеры 44-46, регистр 47 адреса, элемент ИЛИ 48 и элементы И 49-51.

Кроме того, устройство содержит вход 5? логических условий и шину

53 питания.

Устройство работает следующим образом.

После включения питания и достижения им уровня, заданного на компараторе 1, последний запускает формирователь 2 импульсов. Выходной импульс формирователя 2 устанавливает в нулевое состояние в блоке 3 управления счетчик 28 команд и генератор 29 тактовых импульсов, в таймере

9 — триггер 38 запуска и счетчик 40, а также регистр 5 команд, контрольный счетчик 10 и регистр 17 диагностики устройства. По окончании этого импульса триггер 13 обнуления устанавливается в единичное состояние и сигналом со своего прямого выхода переводит коммутатор 14 в состояние передачи нулевой информации со своего инверсного выхода.

Под действием импульсов фаз чте 5 ния генератора 29 тактовых импульсов счетчик 28 команд формирует на соответствующем выходе блока 3 управления последовательность адресов ячеек блока 4 памяти путем добавления единицы к текущему адресу (номеру команды). Считанная информация из блока 4 памяти заносится в регистр 5 команд.

Формат командного слова, заносимого в регистр 5 команд, содержит поля опе адресов.

Операнд характеризует тип переменной, которая должна быть обработана.

40 В устройстве приняты следующие операнды: Х вЂ” ввод; У вЂ” вывод; Н вЂ” накопитель; Т вЂ” таймер; М вЂ” мантисса; П— переход; N — отсутствие операции;

КЦ вЂ” конец цикла.

1269

Оператор указывает на действие, которое должно быть выполнено над операндами. Операнды соединяются один с другим следующими операндами: — начало предложения; = — указание; "+" — дизъюнкция; конъюнкция.

При наличии признака инверсии "/" переменная инвертируется. Все вход— ные и выходные переменные являются сигналами от датчиков состояния обо рудования, исполнительных механизмов объекта управления (ОУ).

Части командного слова, включающие операнды, операторы и инверсию дешифрируются дешифратором 6 кода операции, а адресная часть поступает на памяти 7 и 8, регистр 39 таймера 9, мультиплексор 11, регистр 47 адреса блока 15 ввода-вывода, элемент 18 четности и дешифратор 16 диагностики.

При наличии на входе 23 устройства сигнала "Готовность" от ОУ, поступающего на соответствующий вход бло- 25 ка 15 ввода-вывода, и при наличии на других входах блока 15 ввода †выво соответственно операнда У и сигнала

"Запись" нулевая информация с выхода коммутатора 14 через вторые информа30 ционные вход и выход блока 15 вводавывода и выход 25 устройства передается адресным исполнительным механизмам, устанавливая их в исходное состояние.

В блоке 15 ввода-вывода сигнал

"Готовность поступает на информаци— онный вход триггера 44, а операнд У через элементы ГЛИ 48 и И 49 по тактам фазы выполнения генератора 29 поступает на синхронизирующий вход этого же триггера. Триггер 44 при этом устанавливается в единичное состояние. По сигналу с выхода триггера

44 вначале происходит занесение адресной части командного слова в ре— гистр 47 и выдача ее на адресный выход 26 блока, а затем прохождение управляющего сигнала Запись1 на синхронизирующий вход триггера 45. По этому сигналу нулевая информация с информационного входа блока 15 вводавывода заносится в триггер 45, а с него на второй информационный выход блока.

Управляющий сигнал Запись

55 формируется в блоке 3 управления на выходе элемента И 32 под действием импульсов фазы выполнения генератора

130 4

29 и по единичному сигналу с прямого выхода триггера 13 обнуления, поступающего через элемент ИЛИ 35.

При установлении операнда В по сигналу "Запись" происходит обнуление ячеек памяти 7 путем занесения в них нулевой информации с выхода коммутатора 14. При установке операнда КЦ триггер 13 обнуления устанавливается в нулевое состояние и коммутатор 14 переводится в режим передачи информации с выхода блока 12. При этом работа устройства по обнулению блока и установке в исходное состояние как элементов устройства, так и исполнительных механизмов ОУ заканчивается. После этого устройство переходит к выполнению рабочей программы.

При наличии сигнала Готовность", операнда Х и управляющего сигнала

"Чтение" информация от ОУ через первые информационные вход и выход блока 15 ввода-вывода поступает в мультиплексор 11, а с него заносится в блок 12.

В блоке 15 ввода-вывода сигнал

"Готовность" и операнд Х устанавливают триггер 44 в единичное состояние, по сигналу с выхода которого происходит занесение адресной части командного слова в регистр 47 и выда-ча ее на адресный выход блока, а затем прохождение сигнала Чтение" через элемент И 51 на синхровход тригггера 46. По этому сигналу происходит занесение информации информационного входа 24 устройства в триггер

46, которая затем поступает на первый информационный выход блока.

Управляющий сигнал "Чтение" формируется в блоке 3 управления на выходе элемента И 33 под действием импульсов фазы выполнения генератора 29 и при наличии сигнала логической единицы с выхода элемента НЕ 37 . при отсутствии оператора -" указания на входе элемента ИЛИ 35. При установлении на входе кода операции блока 12 сигналов ":" начала предложения, "+" дизъюнкции или "." конъюкции в него заносится информация с выхода мультиплексора 11 в прямом коде. При установлении этих сигналов и признака инверсии информация в блок

12 заносится в инверсном коде.

При наличии операнда H и операторов :" начала предложения "+ дизъюнкции или "." конъюкции информа5 12691 ция считывается из памяти 7. Считанная информация с выхода памяти 7 через мультиплексор 11 поступает в

11 11 блок 12. При наличии оператора указания информация с выхода блока

12 через коммутатор 14 записывается в память 7.

Обращение к таймеру 9 осуществляется с помощью операнда Т, а установка выдержки времени на нем — операндом M.

Логические условия занесения операнда М в таймер 9 имеют вид

M = T, 15

Указанные условия занесения выполняются последовательно. Вначале выполняется условие:М. При этом адресная часть командного слова в виде мантиссы заносится в регистр 39 по сигналу 11Чтение 1. Затем выполняется условие=Т. При этом информация с выхода регистра 39 при совпадении на входах элемента И 43 сигналов

"Запись", Т и сигнала с инверсного выхода, триггера 38 запуска заносится в счетчик 40. Запуск таймера 9 осуществляется, если выражение на выходе блока 12 принимает единичное значение, условием запуска таймера 9 является =Т.

Это условие выполняется элементом И 41 при наличии сигнала "Запись" и единичное информации с выхода блока

12. Сигналом с выхода элемента И 41 триггер 38 запуска устанавливается в единичное состояние. При этом разрешается прохождение тактовых импульсов через элемент И 42 на счетный .вход счетчика 40 и блокируется занесение в него мантиссы через элемент

И 43 при циклическом сканировании программы. .Сигнал результата обработки временного интервала таймера 9 с выхода счетчика 40 устанавливает в нулевое

45 состояние триггер 38 запуска и через мультиплексор 11 поступает в блок 12.

Циклическое сканирование программы осуществляется блоком 3 управления в двух режимах: с блокированием фазы выполнения; без блокирования фазы выполнения.

В первом режиме генератор 29 формирует короткую серию тактовых импульс.ов, а во втором — длинную. За время короткой серии тактовых импульсов осуществляется только фаза чтения, а за время длинной — фазы

30 Ь чтения и выполнения очередной команды.

Режим работы блока 3 управления при этом определяется операндами П или N.

Операнд П позволяет блокировать или разрешать выполнение частей программы, заключенных между коман— дами =П и :П в зависимости от результата вычисления логического выражения, стоящего перед командой =П.

Выполнение этих условий осуществляется триггером 36 блока 3 управления.

При установке указанного триггера в единичное состояние единичный потенциал с его выхода через элемент

ИЛИ 34 устанавливает генератор 29 в режим формирования короткой серии импульсов, а при установке в нулевое состояние — длинной серии импульсов.

Установка в единичное состояние триггера 36 осушествляется по его единичному установочному входу сигналом с выхода элемента И 31 при наличии на его входах сигналов операнда П, оператора "=" указания и единичной информации с выхода блока 12. Установка в нулевое состояние триггера 36 осуществляется по его нулевому установочному входу сигналом с выхода элемента И 30 при наличии на его входах операнда П и оператора 1 : начала предложения. Операнд

N через элемент ИЛИ 34 устанавливает генератор 29 в режим формирования короткой серии импульсов.

В конце рабочей программы устанав- . ливается команда КЦ, по которой счетчик 28 команд в блоке 3 управления устанавливается в исходное состояние, т.е. прекращает дальнейшее формирова ние адресов блока 4 памяти и начинает формирование последовательности адресов с нулевого адреса. В результате этого сокращается время цикла сканирования.

Диагностика памяти 7 осуществляется параллельной работой с ним контрольной памяти 8. Выходная информация этих памятей сравнивается на схеме 19 сравнения.

Диагностика таймера 9 осуществляется путем сравнения на схеме 20 сравсравнения значений счетчика 40 таймера и контрольного счетчика 10, устройства, работающих по одним и тем же. условиям.

Диагностика блока 15 ввода-вывода при выводе информации {операнд У) 1269 осуществляется путем сравнения на схеме 21 сравнения информации, подаваемой на первый информационный вход блока, с информацией, выдаваемой на выход 25 устройства, а при вводе (операнд Х) — путем сравнения на схеме 22 информации, присутствующей на . входе 24 устройства, с информацией, поступающей на второй информационный

«ыход блока. 10

Выходные сигналы со схем 19-22 сравнения заносятся в выбранные дешифратором 16 диагностики соответствующие операндам Н, Т, У и Х разряды регистра 17 диагностики.

Работа дешифратора 16 синхронизируется импульсами генератора 29.

Контроль выдачи адресов осуществляется элементом 18 четности, стробируемым триггером 44 готовности. Стро- О бирование заключается в организации выдачи элементом 18 четности контрольного разряда в моменты осуществления операций ввода-вывода. При этом элемент 18 четности осуществляет свертку разрядов адреса по модулю 2 и выдачи результата по контрольному разряду адреса на выход 26 устройства.

Диагностика блока 3 управления осуществляется программным тестом, занесенным в начальные ячейки блока

4 памяти.

В случае нарушения функционирования блока 3 управления тест формирует сигнал "Отказ" на выходе блока 12.

Для этого сигнала выделяется один из адресов выходной переменной, например У, с нулевым адресом (УО). ЗтЬч1, сигнал с выхода блока 12 через коммутатор 14 заносится в соответствующий

УО разряд регистра 17 диагностики.

Таким образом, устройство позволяет автоматизировать процесс установки блоков устройства и исполнительных механизмов объекта управления в исходное состояние и диагноС45 тику функционирования как блоков, так и всего устройства, а также позволяет сократить продолжительность цикла управления за счет сокращения количества формируемых адресов.

Ф о р м у л а и з обретения

Вычислительное устройство для реализации логических функций, содержащее блок управления, блок памяти команд, регистр команд, таймер, арифметико-логический блок, блок ввода— вывода, дешифратор кода операций, 13О 8 память и мультиплексор, причем адресный выход блока управления соединен с адресным входом блока памяти команд, выход которого соединен с информационным входом регистра команд, синхровход которого соединен с первым синхровыходом блока управления, второй и третий синхровыходы которого соединены соответственно с входом чтения блока памяти команд и с синхровходом арифметико-логического блока, выход регистра команд соединен с.входом дешифратора кода операций, с адресными входами памяти, блока ввода-вывода, с управляющим входом мультиплексора и с настроечным входом таймера, первый выход дешифратора кода операций соединен с синхровходом памяти, " второго по пятый выходы дешифратора кода операций соединены соответственно с первого по четвертый управляющими входами блока управления, шестой и седьмой выходы дешифратора кода операций соединены соответственно с первым и вторым входами управления режимом таймера, восьмой и девятый выходы дешифратора кода операций соединены соответственно с входами признаков ввода и вывода блока ввода=вывода, с десятого по тринадцатый выходы дешифратора кода операций соединены соответственно с первого по четвертый входами кода операции арифметико-логического блока, первый и второй управляющие выходы блока управления соединены соответственно с входами записи и чтения памяти, первым и вторым входами запуска таймера, с первым и вторым входами разрешения вывода и ввода блока ввода-вывода, первый и второй синхровходы которого соединены соответственно с четвертым и пятым синхровыходами блока управления, первый информационный выход блока ввода— вывода соединен с первым информационным входом мультиплексора, второй и третий информационные входы которого соединены соответственно с первым информационным выходом таймера и выходом памяти, выход мультиплексора соединен с информационным входом арифметико-логического блока, вход разрешения обмена устройства соединен с входом разрешения обмена блока ввода-вывода, первый информационный вход и второй информационный выход которого подключены соответственно к

12ь91ЗО

in входу условий устройства и к управляющему выходу устройства, третий информационный выход блока ввода-вывода подключен к выходу адреса объекта управления устройства, шестой синхровыход блока управления соединен с тактовым входом таймера, о т л и— ч. а ю щ е е с я тем, что, с целью повышения быстродействия и достоверности функционирования, оно дополни- 10 тельно содержит триггер обнуления:, коммутатор, контрольную память, контрольный счетчик, дешифратор диагностики, регнстр диагностики, элемент четности, компаратор и четыре схемы t5 сравнения, причем вход компаратора подключен к шине питания устройства, выход компаратора подключен к входам начальной установки блока управления, таймера и к входам сброса ре- 20 гистра команд, триггера обнуления, контрольного счетчика и регистра диагностики, выходы которого являются выходами индикации неисправности устройства, четырнадцатый выход де- 25 шифратора кода операций соединен с пятым управляющим входом блока управления и с синхровходом триггера обнуления, информационный вход которого подключен к шине единичного по- щ0 тенциала устройства, прямой выход триггера обнуления соединен с управляющим входом коммутатора и с шестым управляющим входом блока управления, седьмой синхровыход которого соединен с синхровходом дешифратора диагностики, вход деши@рятора диагностики соединен с выходом регистра команд, с адресным входом контрольной памяти и с информационным входом 40 элемента четности, стробирующий вход которого соединен с синхровыходом блока ввода-вывода, первый выход дешифратора кода операции соединен с синхровходом контрольной памятию ин- 45 формационный вход которой соединен с седьмым управляющим входом блока управления, с информационными входами памяти и таймера, с первым входом первой схемы сравнения, с вторым ин- 50 формационным входом блока ввода-вывода, с первым информационным входом регистра диагностики и с выходом коммутатора, первый и второй информационные входы которого соединены соответственно с инверсным выходом триггера обнуления и с выходом арифметико логического блока, второй информационный вход регистра диагностики соединен с выходом Лешифратора диагностики, с третьего по шестой информационные входы регистра диагностики соединены с выходами соответственно первой, второй, третьей и четвертой схем сравнения, первый вход которой соединен с входом условий устройства, второй информационный выход блока вводя-вывода соединен с вторым входом первой схемы сравнения, второй вход четвертой схемы сравнения соединен с первым информационным выходом блока вводавывода, выход элемента четности подключен к контрольному разряду выхода адреса объекта управления, первый и второй входы третьей схемы сравнения соединены соответственно с первым информационным выходом таймера и с выходом контрольного счетчика, информационный вход которого соединен с вторым информационным выходом таймера, первый и второй управляющие выходы которого соединены соответственно со счетным входом и входом записи контрольного счетчика, первый и второй входы второй схемы сравнения соединены соответственно с выходами памяти и контрольной памяти, входы чтения и записи которой соединены соответственно с первым и вторым управляющими выходами блока управления, причем блок управления содержит счетчик команд, четыре элемента И, два элемента ИЛИ, триггер, элемент НЕ и генератор тактовых импульсов, с первого по седьмой выходы которого подключены соответственно к синкровыходам с первого по седьмой блока управления, восьмой выход генератора тактовых импульсов соединен со счетным входом счетчика команд, выход которого подключен к адресному выходу блока управления, вход сброса счетчика команд и вход запуска генератора тактовых импульсов подключены к входу- начальной установки блока управления, вход останова и девятый выход генератора тактовых импульсов соединены соответственно с выходом первого элемента ИЛИ и с первыми входами первого и второго элементов И, выходы которых подключены соответственно к первому и второму управляющим выходам блока управления, выход второго элемента ИЛИ соединен с вторым входом

)1 1269 второго элемента И, а через элемент

НЕ соединен с вторым входом первого элемента И, пятый и первый управляющие входы блока управления подключены соответственно к синхровходу счет- 5 чика команд и к первому входу первого элемента ИЛИ, второй вход которого соединен с выходом триггера, первый и второй установочные входы которого соединены соответственно с вы- 10 ходами третьего и четвертого элементов И, третий управляющий вход блока управления подключен к первому входу третьего элемента И, второй вход которого соединен с первым входом четвертого элемента И и подключен к третьему управляющему входу блока управления, второй вход четвертого элемента И соединен с первым входом вто. рого элемента ИЛИ и подключен к чет- 20 вертому управляющему входу блока управления, шестой и седьмой управляющие входы блока управления подключены соответственно к второму входу второго элемента ИЛИ и к третьему 25 входу четвертого элемента И, причем таймер содержит регистр, три элемента И, триггер запуска и счетчик, выход которого подключен к первому установочному входу триггера запус- 3р ка и первому информационному выходу таймера, вход сброса счетчика соединен с вторым установочным входом триггера запуска и подключен к входу начальной установки таймера, информа35 ционный вход счетчика соединен с выходом регистра и подключен к второму информационному выходу таймера, счетный вход счетчика соединен с выходом первого элемента И и подключен к первому управляющему выходу таймера, вход записи. счетчика соединен с выходом второго элемента И и подключен к второму управляющему выходу таймера. первый вход первого элемента И под- 45 ключен к тактовому входу таймера, второй вход первого элемента И соединен с прямым выходом триггера запуска, инверсный выход которого соединен с первым входом второго элемента И, второй вход которого подключен к второму входу запуска таймера и к первому входу третьего элемента

И, второй вход которого соединен с третьим входом второго элемента И и

130!

2 подключен к второму входу управления режимом таймера, третий вход третьего элемента И подключен к информационному входу таймера, выход третьего элемента И соединен с синхровходом триггера запуска, информационный вход которого подключен к шине нулевого потенциала устройства, информционный вход регистра подключен к настроечному входу таймера, вход записи регистра подключен к первому входу пуска таймера, синхровход регистра подключен к первому входу управления режимом таймера, причем блок ввода †выво содержит три элемента И, три триггера, элемент Щ1И и регистр адреса, информационный вход первого триггера подключен к первому информационному входу. блока ввода-вывода, второй синхровход первого триггера соединен с выходом первого элемента И, первый вход которого соединен с выходом второго триггера, с первым входом второго элемента И, с синхровходом регистра адреса и с синхровыходом блока ввода-вывода, выход первого триггера подключен к первому информационному выходу блока ввода-вывода, информационный вход второго триггера подключен к входу разрешения обмена блока ввода-вывода, синхровход второго триггера соединен с выходом третьего элемента И, первый вход которого и вход установки в ноль второго триг гера подключены соответственно к . первому и второму синхровходам блока ввода-вывода, второй вход третьего элемента И соединен с выходом элемента ИЛИ, первый и второй входы которого подключены соответственно к входам признаков ввода и вывода блока ввода-вывода, выход третьего триггера подключен к второму информационному выходу блока ввода-вывода, информационный вход и синхровход третьего триггера подключены соответственно к второму информационному входу блока ввода-вывода и к выходу второго элемента И, информационный вход и выход регистра адреса подключены соответственно к адресному входу и третьему информационному выходу блока ввода-вывода.