Обнаружитель комбинации двоичных сигналов

 

СОЮЗ СОВЕТСНИК

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИ Я (51) 4 Н 03 H 13/00

ТЯБРЯ

Инр

Уу

МФ

° В

° Ю

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPb!THA (21) 3593089/24-09 (22) 18.05.83 (46) 15.11.86. Бюл. К - 42 (72) Ю.В.Липатов, И.Д.Аполенова, В.Г.Виноградова и А.Ф.Кулаковский (53) 621.394.14(088.8) (56) Патент США Н - 4227175, кл. 340-146.2, 1978.

Авторское свидетельство СССР

Р 882029, кл . Н 04 Q 1/32, 1979. (54) ОБНАРУЖИТЕЛЬ КОМБИНАЦИИ ДВОИЧНЫХ СИГНАЛОВ (57) Изобретение относится к области связи. Цель изобретения — расширение функциональных возможностей путем обеспечения обнаружения составной комбинации двоичных сигналов, образо»SU 270898 А 1 ванной 1 классами из и комбинаций известного кода, Обнаружитель содержит nl корреляторов (К) 1, сумматор

2, блок сравнения 3, пороговый регистр 4, блок циклического сдвига (БЦС) 5 сигнала, элемент ИЛИ 6, два элемента НЕ 7 и 8, элемент И 9, блок синхронизации 10, формирователь

11 команд сдвига, 1 экстрематоров (Э) 12 и 1 БЦС 13 маски, Цель достигается введением (nl — 1) К 1, сум— матора 2, элемента ИЛИ 6, 1 Э 12 и (l — 1)БЦС 13, с помощью которых на выход устройства считывается сигнал обнаружения составной комбинации.

Даны примеры выполнения каждого из

К и БЦС. 3 ил °

12708

Изобретение относится к связи и можеТ использоваться в устройствах обработки дискретных сообщений для обнаружения составных комбинаций двоичных сигналов, образованной 1 5 классами из п комбинаций известного вида при неизвестном моменте ее прихода, Цель изобретения — расширение функциональных возможностей путем 10 обеспечения обнаружения составной комбинации двоичных сигналов, образованной 1 классами из и комбинаций известного кода.

На фиг. 1 приведена структурная 15 электрическая схема обнаружителя комбинации двоичных сигналов, на фиг.2— вариант реализации блоков цикличес— кого сдвига сигнала, эталона и маски, на фиг. 3 — временные диаграммы, по- 20 ясняющие работу обнаружителя комбинации двоичных сигналов.

Обнаружитель комбинации двоичных сигналов содержит nl корреляторов

1„ — 1,, сумматор 2, блок 3 сравнения, пороговый регистр 4, блок 5 циклического сдвига сигнала, элемент

ИЛИ 6, первьй и второй элементы НЕ

7 и 8,элемент И 9,блок 10 синхронизации,формирователь 11 команд сдвига, ЗО

1 экстрематоров 12, — 12 и 1 блоков циклического сдвига маски 13„ — 13,, причем в состав каждого коррелятора 1 входят блок 14 циклического сдвига эталона, блок 15 сравнения, элемент

И 16 и суммирующий счетчик 17, а в состав блоков циклического сдвига сигнала, эталона и маски 5, 14 и 13 входят элементы И 18 и 19, элемент

ИЛИ 20 и регистр 21 сдвига. 40

Обнаружитель комбинации двоичных сигналов работает следующим образом.

Принимаемые двоичные сигналы в виде последовательности элементарных посылок "1" и "0" (фиг. 3a) поступает на информационный вход блока 5 циклического сдвига сигнала, на тактовый вход которого через элемент

ИЛИ б поступают тактовые импульсы (фиг. Зб), синхронизированные с двоичными сигналами, Каждый тактозый импульс сдвигает содержимое регистра

21 сдвига на один бит вправо и записывает:в него принятый двоичньй сигнал чер".-ç открытый в это время элемент И 18 и элемент ИЛИ 20. Б результате в каждом тактовом интервале (интервале между соседними тактовы—

98 2 ми импульсами) N-разрядньй регистр

21 сдвига содержит выборочную комбинацию, образованную двоичными сигналами, принятыми в данном и в N-1 предыдущих тактовых и втер валах (N — число двоичных сигналов в c:îñòàHHné комбинации) . На фиг. 3 в, показаны гыборочные комбинации, содержащиеся в регистре сдвига 21 в к и (к +1) -м тактовых интервалах °

N — разрядные регистры 21 сдвига в блоках циклического сдвига маски 13 и эталона 14 содержат маски и эталоны своего класса, при этом код маски указывает на информационные позиции эталона (на информационных позициях разряды регистра 21 сдвига. мас-ки содержат "1", на неинформационных позициях — 0 ). Для примера на фиг. 3 показано содержимое регистров

21 сдвига эталонов и маски в случае составной комбинации, образованной двумя классами: на фиг. Зд, e — эталоны первого класса; на фиг, Зж маска первого класса, на фиг. Зз,и эталоны второго класса, на фиг.Зк маска второго класса (знаком Х обозначено безразличное состояние разряда регистра 21 сдвига). Б общем случае составная KQMGHHBUHH образована 1 комбинациями, при этом каждьй класс в составной комбинации представлен одной комбинацией, а комбинации классов следуют в строго определенной ,последовательности. Б приведенном примере первой по времени следует комбинация второго класса (фиг. 3а, о в„ ж, к) .

Тактовые импуль ы одновременно с записью двоичного =игнала в блок 5 циклического сдвига сигнала устанавливают в 0" суммирующие счетчики

17 — 17, и инициирует блок 10 синхронизации. который из синхроимпульсов, поступающих на синхронизирующий его вход, вырабатывает а тактовом интервале следующие управляющие сигналы: на первом выходе — команду рециркуляции в виде сигнала логической "1", на втором выходе — пачку из N импульсов, на дополнительном выходе — одиночный импульс. Команда рециркуляции поступает на первый управляющий вход и через второй элемент НЕ 8 — на второй управляющий вход блока 5 циклического сдвига сигнала, открывает в нем элемент

И 19 и закрывает элемент И 18 и пе1270 реводит его в режим рециркуляции, при котором информационный вход запрещен, а выход регистра 2l соединен с его входом через элементы И 19 и ИЛИ 20. При отсутствии команд ввода на втором входе формирователь 11 команд сдвига формирует на выходе логическую "1", которая поступает непосредственно и через первый элемент НЕ 7 на первый и второй управ- 0 ляющие входы блоков циклического сдвига эталона 14, — 14, и блоков циклического сдвига маски 13„ — 13 и переводит их в режим рециркуляции.

Импульсы пачки, поступающие со вто — 15 рого выхода блока 10 синхронизации на тактовые входы блоков циклического сдвига маски и эталона 13„

13 и 14, — 1+g непосредственно и на тактовый вход блока 5 циклическо- 1О го сдвига сигнала через элемент

ИЛИ 6, осуществляют синхронный циклический сдвиг (рециркуляцию) содержимого регистров 21 сдвига, При этом на выходе блока 5 циклического сдви- 25 га сигнала последовательно появляются биты выборочной комбинации, на выходе блоков l4 циклического сдвига эталона — биты эталонов, на выходе блоков 13 циклического сдвига мас-Зб ки — биты маски. Блоки 15, — 15„ сравнения формируют на своем выходе сигнал логической "1" при совпадении и логического "Он при несовпадении сравниваемых битов выборочной комбинации и эталонов. Результаты сравнения стробируются импульсами пачки на выход элементов И 16 — 16„,, которые блокируют поступление результатов сравнения на вход суммирующих счетчиков 17, — 17„ при появлении на выходе блоков циклического сдвига маски 13„ — 13 бита "0", соответствующего неинформационной позиции.

По окончании пачки выборочная комбинация, эталоны и маски займут исходное положение в регистрах 21 сдвига блоков циклического сдвига сигнала, эталона и маски 5, 14„ — 14„ и 13„ — 13, а суммирующие счетчики

17„17 будут содержать число совпадений двоичных сигналов выборочной комбинации и соответствующих эталонов на информационных позициях (корреляционное число).

55 интервале.

Для ввода эталонов и маски на соответствующий вход устройства поступает команда ввода, запускающая формирователь 11 команд сдвига, который вьделяет одиночную инвертированную команду рециркуляции из последовательности команд рециркуляции, поступающей на его первый вход с первого выхода блока 10 синхронизации.

Инвертированная команда рециркуляции с выхода формирователя 11 команд сдвига проходит через первый элемент

HE 7 и открывает элемент И 9, а также непосредственно и через первый элемент НЕ 7 поступает на первый и второй управляюшие входы блоков циклического сдвига маски и эталона

13„— 13 и 14, — 14, в которых открывает элемент И 18 и закрывает элемент И 19, Импульсы пачки со второго выхода блока синхронизации проходят через элемент И 9 на выход устройства, считывают биты эталонов и масок из внешних регист- . ров (не показаны), которые поступают на информационные входы блоков циклического сдвига маски и эталона

13 и 14 соответственно и записываются в соответствующие регистры 21

Полученные описанным образом корреляционные числа в каждой группе из и корреляторов 1 являются мерой

Я98 4 совпадения выборочной комбинации с эталонами данного класса. Коды корреляционных чисел с выходов суммирующих счетчиков 1 5 — 1 5„по ступают на входы экстрематора 12, который вьделяет максимальное число, соответствующее наилучшему совпадению выборочной комбинации с классом комбинаций.

Корреляционные коды с выходов экстрематоров 12„ — 12 поступают на входы сумматора 2, на выходе кото— рого формируется корреляционное число, равное числу совпадений двоичных сигналов выборочной комбинации и составной комбинации на информационных позициях ° Если это число не меньше порогового числа, содержащегося в пороговом регистре 4, блок 3 сравнения формирует сигнал обнаружения составной комбинации, который считывается на выход устройства одиночным импульсом, поступающим на стробирующий вход блока 3 сравнения с дополнительного выхода блока 10 синхронизации.

Аналогичным образом протекают процессы обнаружения в каждом тактовом

3 1270898 сдвига. Одновременно с записью про- по исходит также сравнение выборочной ва комбинации со старыми этапонами, чт так как блок 5 циклического сдвига нь сигнала рециркулирует, а эталоны об последовательно вытесняются записан- дв ными данными на вход блоков 15 срав- кл нения, маски — на вход элементо з И 16. ко

Формула изобретения

Обнаружитель комбинации двоичных сигналов, содержащий первый коррелятор, выполненный в виде последо зательно соединенных блока циклического сдвига эталона, блока сравнения,, 15 элемента И и суммирующего счетчика, причем к второму входу элемента И подключен выход блока циклического сдвига маски, а третий вход элемента И объединен с тактовыми входами 2п блоков циклического сдвига эталона и маски, к объединенным первым управляющих входам которых подключен выход формирователя команд сдвига непосредственно и к объединенным 25 вторым управляющим входам — через первый элемент НЕ, а к второму входу блока сравнения подключен выход блока циклического сдвига сигнала, к первому управляющему входу которо- щ го и к первому входу формирователя команд сдвига подключен первый выход блока сйнхронизации непосредственно, а к второму управляющему входу— через второй элемент НЕ, второй выход блока синхронизации подключен к первому входу элемента И, последо, вательно соединенные пороговый регистр и блок сравнения, причем информационные входы блоков циклического gg сдвига сигнала, эталона и маски, второй вход формирователя команд сдвига, входы порогового регистра и выход блока сравнения являются соответственно входами информационного сигна- 45 ла, эталона, маски, команд ввода, 7

Ь рогового числа и выходом устройсто т л и ч а ю ш и и с я тем, о, с целью расширения функциональIx возможностей путем обеспечения наружения составной комбинации оичных сигналов, образованной ассами из и комбинаций известного да, введены (n1 — 1) корреляторов, выполненных идентично первому коррелятору, тактовый, первый и второй управляющие входы которых объединены с соответствующими входами первого коррелятора, 1. экстрематоров, (1-1) блоков циклического сдвига маски, сумматор и элемент ИЛИ, при этом тактовый, первый и второй управляющие входы каждого блока циклического сдвига маски объединены с соответствующими входами соответствующей группы из и корреляторов, к третьим входам элементов И которых подключен выход соответствующего блока циклического сдвига маски, а выходы каж— дых и корреляторов через соответствующий экстрематор подключены к соответствующим входам сумматора, выходы которого подключены к соответствующим входам блока сравнения, к стробирующему входу которого подключен дополнительный выход блока синхронизации, второй выход которого подключен к тактовым входам п1 корреляторов, установочные входы суммирующих счетчиков которых объединены с тактовым входом блока синхронизации, который является входом тактовых импульсов устройства, входом синхроимпульсов которого является синхронизирующий вход блока синхронизации, тактовый вход и второй выход которого через элемент ИЛИ подключены к тактовому входу блока циклического сдвига сигнала, а выход первого элемента НЕ подключен к второму входу элемента И, выход которого является выходом синхроимпульсов устройства. с

1уира5.

Пупра3.

Ииф. Ф

tugm дх

1270848

Выда синай амЬиа быбоусцная вибина аду s oat < op««o > а) 4-(t сй/1+1

РБ/ Од

О 0 па

1 1101ООО1а О 11 0

Bb/õoд К+1- - к+2

1о100а101011

0010аа

Выход

ХХXX7(ВБ/Уса

000 0О

10111< 01ХХХХХХХХХХ

11111 1 0000000000 дыхИ

01011 f O

y) Вход хх ОоОо е

% ) ххх ххх or g адх

h) "o o0ааааа0 «

Юыхса

0 10 1 а001

Bbu Оа

1 1 111111

Редактор А.Долинич

Заказ 6254 /58 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4 г) В"д д) ВХод е) ВЫ

w) Вход

Bb/ oä

1010010 ХХХ ХХ ХХХХХХ

Составитель С, Осмоловский

Т ехр ед И. Попович Корректор С.Шекмар