Устройство для декодирования двоичного линейного кода

 

Изобретение относится к вычислительной технике и технике связи. Его использование в цифровых системах передачи информации позволяет повысить дострверность ее передачи или хранения. Устройство содержит регистр 1, ключи 11 и 12, пороговые элементы 13-15 и злементы ИЛИ 18 и 19. Благодаря введению регистров 2 и 3, кодирующего блока 4, блоков 5 и 6 сумматоров по модулю два, блоков 7-10 ключей, порогового элемента 16, блока 20 элементов ИЛИ и триггеров 2123 обеспечивается возможность распознавания неисправимых ошибок. 1 з.п. ф-Лы, 2 табл., 4 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (5)) 4 Н 03 M 13/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н А 8Т0РСНОМУ СВИДЕТЕЛЬСТВУ (57) Изобретение относится к вычислительной технике и технике связи. Его использование в цифровых системах передачи информации позволяет повысить дострверность ее передачи или хранения, Устройство содержит регистр

1, ключи 11 и 12, пороговые элементы

13-15 и элементы ИЛИ 18 и 19, Благодаря введению регистров 2 и 3, кодирующего блока 4, блоков 5 и б сумматоров по модулю два, блоков 7-10 ключей, порогового элемента 16, блока 20 элементов ИЛИ и триггеров 2123 обеспечивается возможность распознавания неисправимых ошибок.

1 з,п, ф-sfb) 2 табл,, 4 ил. (21) 3730322/24-24 (22) 20 ° 04. 84 (46) 07,11.86, Бюл. Ф 41 (72) Ю. П. Пятошин, В, А, Зиновьев, В, А, Тузиков, А. Ю. Ермаков ."- В. Г. Ивочкин (53) 621.394,14(088.8) (56) 3 ЕЕЕ Transactions on 3 nformation Theory, 1983, v. 29, 9 5, р ° 748750, Колесник В. Д,, Мирончиков Е. Т.

Декодирование циклических кодов, М,:

Связь, 1968, с, 85, рис. 3.7. (54) УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ

ДВОИЧНОГО ЛИНЕЙНОГО КОДА

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

1269272

Изобретение относится к высилительной технике и технике передачи данных и может быть использовано в цифровых системах передачи информа— ции.

Пель изобретения — повышение достоверности передачи или хранения информации.

На фиг, 1 представлена функциональная схема устройства; на фиг. 2 схема кодирующего блока; на фиг. 3 схема генератора вспомогательных последовательностей, Устройство для декодирования двоичного линейного кода содержит первый 1, второй 2 и третий 3 регистры, кодирующий блок 4, первый 5 и второй

6 блоки сумматоров по модулю два, блоки 7-10 ключей с первого по четвертый, первый 11 и второй )2 ключи, пороговые элементы 13-16 с первого по четвертый, генератор 17 вспомогательных последовательностей, первый !

8 и второй 19 элементы ИЛИ, блок 20 элемснтоь ИЛИ, первый 21„ второй 22 и третий 23 триггеры, Информационные входы первого ) и второго 2 регис:."ров являются соответствующими инфор-мационными входами 24 и 25 устройств, выходы разрешения записи регистров

) и 2, управляющий вход четвертого блока 10 ключей, вход установки в исходное состояние генератора 17 и входы установки в ноль триггеров 21

23 объединены и подключены к входу

26 стартового сигнала. Выходы первого регистра 1 соединены с первыми информационными входами первого 7 и второго 8 блоков ключей, выходы второго регистра 2 — с вторыми информационными входами этих же блоков

7 и 8, Управляющие входы блоков 79 объединены со счетными входами ге-нератора 17 и первого триггера 21 и подключены к выходу первого элемента ИЛИ 18, первый вход которого является тактовым входом 27 устройства, Выходы первого и второго блоков 7 и 8 ключей соединены с первыми входами соответствующих блоков 5 и

6 сумматоров по модулю два, Вторые входы первого блока 5 сумматоров подключены к выходам генератора 17, выходы блока 5 соединены с пер:выми информационными входами третьего блока

9 ключей и входамй кодирующего блока

4, выходы которого подключены к. вторым входам второго блока 6 сум20

55 маторов и вторым информационным входам третьего блока 9 ключей. Выходы этого блока 9 соединены с информаци— онными входами третьего регистра 3, выходы которого подключены к информационным входам четвертого блока 10 ключей, выходы которого являются информационными выходами 28 устройства. Выходы второго блока б сумматоров соединены с входами первого и второго пороговых элементов 13 и )4 и входами блока 20 элементов ИЛИ, выходы которого соединены с входами третьего и четвертого пороговых элементов 15 и 16, Выходы пороговых элементов 13-16 подключены соответственно к первому и второму входам первого и первому и второму входам второго ключей )) и )2, выходы которых соединены с входами второго элемента ИЛИ

19, выход которого подключен к входу разрешения считывания третьего регистра 2 и входу установки в единицу третьего триггера 23, выход которого соединен с вторым входом первого элемента И)!И 18 и является выходом

29 сигнала окончания декодирования устройства, Выход первого триггера

21 подключен к входу установки в

"1" второго триггера 22, выход которого соединен с управляюшими входами ключей 11 и 12.

Устройство предназначено для декодирования двоичного линейного кода (24,12) (расширенный код Голея). На первый регистр 1 подаются информационные символы, на второй — проверочные, Разрядность всех шин (фиг, )), кроме выходной шины блока 20„ равна

12, для шины блока 20 — 4, Пороговый элемент )3 имеет порог три, элементы 14 и 15 — порогдва,элемент 16— порог один . Блок 20 содержит четыре элемента ИЛИ на три входа каждый

Кодирующий блок 4 выполнен (фиг, 3) на 12 сумматорах 30 по модулю два, выходы которого являются выходами блока 4, а входы подключены к входам блока 4 в соответствии со столбцами матрицы М, входящей в выражение для порождающей матрицы G которая для кода (24,12) имеет вид

С = (З„JM где ), — единичная двоичная матрица размера 12х12;

M — двоичная квадратная матрица размера 12х12, имеющая, например, вид

Продолжение табл.1

1269272

001 000 000 000

000 100 000 000

000 О!О 000 000

000 001 000 000

000 000 100 000

5.8

20 !!

Для кода (24,12) выполняется сле- zs 13 дующее свойство: если Z, =2 М, то

Z<=Z„ N где Z1,22 двенадцатираз

14 рядные двоичные последовательности.

Например, входы первого из сумматоров 30 (фиг. 3) соединены с первым, четвертым, пятым, девятым, десятым, 16 одиннадцатым и двенадцатым входами блока 4, 17

Генератор 17 вспомогательных последовательностей содержит счетчик

31 и блок 32 постоянной памяти, выхо- 5 ды которого являются выходами генера- 19 тора 17, а адресные входы соединены с выходами счетчика 31, вход установ- 20 ки в "0 и счетный вход которого являются соответственно входом установ-.

40 21 ки в исходное состояние и счетным входом генератора 17, В блоке 32 по- 22 стоянной памяти записаны двадцать девять вспомогательных последовательностей, представленных в табл. 1.

24

Таблица 1

011 000 000 000

25

50 26 вательность 27

000 000 000 000

100 000 000 000

010 000 000 000

Устройство для декодирования двоичного линейного кода (24,12) работает следующим образом, 100 10 001 111

010 111 011 100

001 010 111 101

11О 100 111 001

ll1 О!О 100 011

010 00) 101 111

00) 111 100 110

011 100 010 111.

111 101 001 010

11) 001 110 100

100 011 .111 010

101 111 010 001

Вспомогательная последо000 000 010 000

000 000 001 000

000 000 000 IOO

000 000 000 010

000 000 000 001

ll.0 000 000 000

101 000 000 000

000 110 000 000

000 101 000 000

000 011 000 000

000 000 110 000

000 000 101 000

000 000 Oll 000

000 000 000 110

000 000 000 101

000 000 000 Oll

111 000 000 000

000 111 000 000

000 000 lll 000

000 000 000 lll

1?692

По приходу стартового импульса на вход 26 в регистры 1 и 2 в направляемом виде записывается соответственно информационные и проверочные символы принятого кодового слова, Кроме того, осуществляются выдачи содержащихся в регистре 3 информационных символов предыдущего продекодированного слова через блок 10 ключей на выходы 28 устройства, а также про- 10 изводится установка в исходное состояние генератора 17 вспомогательных последовательностей (причем в исходном состоянии на выходах генератора

17 вспомога ельных последовательнос- 15 тей ошибок получается нулевая комбинация), и установка в ноль триггеров

21-23, благодаря чему ключи 11 и 12 устанавливаются в верхнее (фиг. и

2) положение. 20

На тактовый вход 27 поступает меандр с тактовой частотой, причем фронт первого такта декодирования совпадает с фронтом стартового импульса, а длительность стартового 25 импульса не превышает чувствительности полупериода меандра тактовой частоты. Этот меандр через элемент ИЛИ

18 проходит на управляющие входы блоков 7 — 9 ключей, а также на счетный 30 вход триггера 21, В течение первой половины первого такта декодирования сигнал на выходе злеMEHTcl ИЛИ 18 равен логической "1" (положительный полупериод меандра тактовой частоты). При этом через блок 7 ключей символы с выходов регистра 2 поступают на входы блока 5 сумматоров по модулю два, а через блок 8 ключей символы с регистра 1 поступают на входы блока 6 сумматоров по модулю два. С выходов блока

5 символы поступают на вход кодирующего блока 4, который формирует на своих выходах символы, соответствующие умножению его входной последовательности на матрицу М, Символы с выходов кодирующего блока 4 в течение первой половины первого такта декодирования проходят через блок 9 ключей на информационные входы регистра 3, а также на входы блока 6 сумматоров по модулю два, причем на выходах блока 6 получаются символы последовательности первого синдрома, которые поступают на входы пороговых элементов 13 и 14, и на входы блока 20 элементов ИЛИ.

72 Ь

На выходах блока 20 элементов ИЛИ получаются символы последовательности преобразованного первого синдрома, которые поступают на входы пороговых элементов 15 и !6.

Пороговые элементы 13 — 16 построены таким образом, что на выходе элемента появляетсч сигнал логического "0", если количество единиц среди символов на входах этого элемента превышает порог, и символ логической

"1", если количество единиц на входах не превышает этого порога, Сигналы с выходов пороговых элементов 13 и 15 проходят на входы элемента ИЛИ 19 через ключи 11 и 12, причем при появлении на выходе элемента ИЛИ !9 логической единицы производится запись в регистр 3 символов с выходов кодирующего блока 4, а также устанавливается в единичное состояние триггер 23, с выхода которого снимают сигнал окончания декодирования, который приходит на.выход

29 устройства и на второй вход элемента ИЛИ 18, в результате чего прекращается прохождение меандра тактовой частоты через элемент ИЛИ 18 и декодирование заканчивается, В течение второй половины первого такта декодирования, если декодирование не закончено, сигнал на выходе элемента ИЛИ 18 равен логическому "0" (отрицательный полупериод меандра тактовой частоты).

При этом через олок 7 ключей на входы блока 5 сумматоров по модулю два поступают символы с выходов.регистра 1, а через олок 8 ключей на входы блока 6 сумматоров по модулю два поступают символы с выходов регистра 2, в резупьтате чего на выходах блока. 6 получаются символы последовательности второго синдрома, а на выходах блока 20 элементов ИЛИ получаются символы последовательности преобразованного второго синдрома, Символы продекодированной информации поступают на входы регистра

3 через блок 9 ключей с выходов блока 5 сумматоров по модулю два °

В начале второго такта декодирования триггеры 21 и 22 устанавливаются в единичное состояние, причем на вьгходе триггера 22 появляется сигнал логической "1, сохраняющийся до прихода следующего стартового импульса, и этот сигнал переводит

7 12692 электронные ключи 11 и 12 в нижнее (фиг, 1 и 2) положение, На входы элемента ИЛИ 19 поступают сигналы с выходов пороговых элементов 14 и 16.

С выходов генератора 17 вспомогательных последовательностей на втором и последующих тактах декодирования снимаются ненулевые вспомогательные последовательности, при этом в течение первой половины такта декодиро- !О вания на входы блока 5 сумматоров по модулю два через блок 7 ключей приходят символы с выходов регистров 2, на входы блока 6 сумматоров по модулю два через блок 8 ключей приходят 15 символы с регистра 1, с выходов блока 6 сумматоров по модулю два снимаются символы проверочной последовательности, с выходов блока 20 элементов ИЛИ снимаются символы пре- 20 образованной проверочной последовательности, на входы регистра 3 через блок 9 ключей приходят символы с вы— .одов кодирующего блока 4, В течение второй половины каждого такта декодирования на входы блока 5 сумматоров по модулю два через блок

7 ключей поступают символы с выходов регистра 1, на выходы блока 6 сумматоров по модулю два через блок 8 клю- 30 чей приходят символы с выходов регистра 2, на входы регистра 3 через блок

9 ключей поступают символы с выходов блока 5 сумматоров по модулю два, Продекодированную информацию снимают с выходов 28 устройства во время прихода следующего стартового импульса. В этот момент замыкаются ключи блока 10 и содержимое регистра 3 в параллельном виде проходит на выходы

28 устройства °

Если при переборе всех последова— тельностей формируемых генератором 17 вспомогательных последовательностей на выходе элемента ИЛИ 19 не появля45 ется сигнал логической 1" т.е, веса последовательностей первого и второго синдрома оказались больше трех, веса последовательностей первого и второго преобразованных синдромов— больше двух, веса всех проверочных последовательностей — больше двух и веса всех преобразованных проверочных последовательностей больше единицы, то в момент прихода следующего стартового импульса с выходов 28 устройства снимают информацию, записанную в регистре 3 во время предыду72 щего цикла декодирования а с выхода

29 — сигнал окончания декодирования, который в этом случае равен нулю, Это свидетельствует о том, что произошла неисправимая ошибка и устройство не смогло продекодировать принятое слово, Процедуру исправления пакета иэ четырех ошибок по предлагаемому способу рассмотрим на примере. Без ограничения общности предположим, что предлагается нулевое кодовое слово и ошибки происходят в первых четырех позициях, т ° е. принятое слово записывается в виде у=(!11 100 000

000 000 000 000 000). !

Введем обозначения у< — первая половина принятого слова; у — вторая половина принятого г сло ва;

S — последовательность первого синдрома;

S — последо вательно сть второ го синдрома;

rp

S, — последовательность преобразованного первого синдрома;

S — последовательность преобz разованного второго синдрома.

Последовательности синдромов

S и S получают в течение первого такта декодирования на выходах блока 6 сумматоров по модулю два в результате выполнения операций, которые могут быть записаны формулами у< уг

Для нашего случая слова с четырься ошибками последовательности синдромов S, и Бг равны

S =(111 100 000 000), Бг =(001 111 0 I 0 111), а последовательности преобразованных

Ip первого и второго синдромов S u

S г, сформованных на выходах блока пр

20 элементов ИЛИ, равны

S, = (1 100), S P = (1111). г

Вес Хэмминга последовательности преобразованного первого синдрома

S, равен двум, т,е ° он равен порогу порогового элемента 15, Следовательно, на выходе элемента ИЛИ 19 во время первой половины "первого такта декодирования появляется сигнал логической "1, переводящий триггер 23 в единичное состояние. Производится запись в регистр 3 последо72

Номер такта пр

100 000 000 000 OOÎ 001 110 010 Olll

011 010 100 001 1111

010 000 000 000 110 000 101 001 1010

IOI 011 101 010 Illl

001 000 О00 000 101 !01 001 000 1110

llO 111 010 011 llll

000 100 000 000 010 Oil 001 !00 1111

001 000 010 111 1011

9 2692 вательности восстановленных информа— ционных символов Z <, сформирозанных на выходах кодирующего блока 4. Последовательность восстановленных информационных символов Z< формируется в данном случае путем умножения второй половины принятого слова у на матрицу М

Z,=ó, . 11=(000 ООО 000 000), Таким образом, пакет из четырех !О ошибок исправлен, сигнал на выходе

ll триггера 23, равный логическои 1 запрещает прохождение меандра тактовой частоты через элемент ИЛИ 18 и декодирование заканчивается, 15

Гассмотрим пример исправления ошибки кратности шесть, Пусть при передаче нулевого кодового слова происходят ошибки на первой — третьей и на шестнадцатой во- 20 семнадцатой позициях, т.е. у=-(111 OOO 000 000 ООО » ООО

000) .

Тогда последовательности S, Sz, пр

S, S z равны

S, = (100 111 110 101);

Sz = (111 100 101 110);

S", = (1111)

S"Р = (II »).

Веса последовательностей S, и Sz 3P больше порога порогового элемента

Пр

13 веса последовательностей,а и

S больше порога порогового элеменz т а 15, по э тому де кодиров ание продолжается, 35

Генератор 17 вспомогательных последовательностейй вырабатывает ненулеl вые вспомогательные последовательности, так как его счетчик 31 (фиг ° 4) формирует последовательно адреса с первого по двадцать восьмой по фронту приходящего на его счетный вход меандра тактовой частоты.

Таким образом, на втором — двадцать девятом такте декодирования на выходах генератора 17 вспомогательных последовательностей формируются последовательности, соответствующие первому — двадцать восьмому адресам блока постоянной памяти.

Для каждой нулевой вспомогательной последовательности, где i = 2-9 — номер такта декодирования, на выходах блока 6 сумматоров по модулю два формируются проверочные последовательности 8„ и (3 ;, а на выходах блока 20 элементов ИЛИ формируются преобразованные проверочные последовательнопр пр сти В „и (1, причем последовательности ti„((".„ =S + $ М) и Р „фор— мируются в течение первой половины такта декодирования, а последовательP zi (Pz,=Я + $i М) и !3 в течение второй половины такта.

Далее производится сравнение весов последовательностей !1, и P z, с порогом порогового элемента 14, равного двум, и весов последовательар ностей Р и P с порогом порогового элемента 16 равного единице.

Последовательности ;, 1., формируемые íà i-м такте пр пр декодирования (i=2-29),.приведены в табл. 2, Таблиц а 2

1269272

Продолжение табл.2 пр

Номер такта пп

ООО О»О ООО ООО O » »O» O»O » O ооо »о оо» »о! о »

ООО ОО» ООО ООО » O »»O O»» O»O ! о» !о» ооо оо» » о!

ООО ООО »ОО ООО »О» ООО О»О O»1 »O»»

»»Î λ» 1λ ООО 11 »О ооо ооо о!о ооо » » î » »оо о»о

»оо ооо » » oo» »î »

1Î ÎÎÎ ÎÎÎ Îλ ÎÎÎ Î » »О!О » » »

îîî îî» »îî »îî î» »

ООО ООО ООО »ОО O » »»O OOO OO» 1»O» ооо »о! o » o»o o»»»

12 000 000 000 001 000 100 001 » 1 О » 1

Ol1 » 1 010 100 » » 1

ООО ООО ООО OO» OO» ООО »ОО »ОО »О»»

Ol0 O»» » »

100 » 1 1 » » 1 010 » О 100 !10 1 » 1

001 101 1)1 101 1 » 1

»о! ооо ооо ооо оо» о!» ооо » »

О»О OOO O » »ОО »О»1

16. О » .000 000 000 1 » 010 010 100 1 » »

»ОО OO» OO»

ООО »О 000 ООО »О» OO» »O»

110 010 110 100 1 » 1

18 000 10 1 000 000 000 010 100 011 О » 1

0» OOl l » 000 i »0

)269272

)3

Продолжение табл.2

Номер такта

)" г;

) г

000 0)) 000 000 lll 010 010 100

100 001 001 lll

000 000 110 000 110 100 000 100 1101

101 111 011 111

000 100 101 000 010 101 Oll 001

001 110 000 010

1101

000 000 011 000 000 )10 101 000 0111

OII 10I ))0 011

000 000 000 110 111 101 111 0)l

100 l)0 100 000 1110

000 000 000 101 110 001 010 000

lOl 010 001 Oll

000 000 000 011 101 011 011 110

I)O 0OO ООО 101

lll 000 000 000 . 01) 100 011 011

lllO

1001

000 lll 000 000 0100

Таким образом, на двадцать шестом такте декодирования вес последоваfl P

TeJEBHocTH P 2 26 равен единице т, е, равен порогу порогового элемента 16.

Далее с выходов блока 5 сумматоров по модулю два снимается последовательность продекодированных информационных символов Z которая формируется поразрядным сложением по мо50 дулю два первой половины принятого слова у и вспомогательной последовательности 3 26 . Z =у, + II 26

Z =(11) 000 000 000)®()l) ООО 000

000)=(000 000 000 000).

Последовательность Е, соответству-55 ет переданному нулевому слову. Ошибка кратности шесть исправлена, и декодирование закончено, Устройство позволяет обнаружить неисправные комбинации из четырех и более ошибок, Например, для кодового слова с ошибками в пятнадцатом, восемнадцатом, двадцать первом и двадцать четвертом символах, проведя указанные операции, получаем, что условия для весов синдромов проверочных последовательностей преобразованных синдромов и преобразованных проверочных последовательностей не выполня.ются ни для одной вспомогательной последовательности,, следовательно, произошла неисправимая ошибка.

При этом сигнал окончания декодирования после двадцати девяти тактов декодирования равен логическому "0", что свидетельствует о том, что прои1269272

16 зошла неисправимая ошибка и что декодирование произведено не было.

Фор мула из обретения

l. Устройство для декодирования двоичного линейного кода, содержащее первый регистр, первый, второй и третий пороговые элементы, первый и второй ключи, первый и второй элементы 10

ИЛИ, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности передачи или хранения информации, в него введены второй и третий регист.р ры, блоки ключей с первого по четвер- 15 тый, первый и второй блоки сумматоров по модулю два, кодирующий блок, четвертый пороговый элемент, первый, второй и третий триггеры, блок элементов ИЛИ и генератор вспомогатель- 20 ных последовательностей, вход установки в исходное состояние которого объединен с входами установки в "О" всех триггеров, управляющим входом четвертого блока ключей и входами 25 разрешения записи первого и второго регистров и подключен к входу стартового сигнала устройства, информационные входы первого и второго регистров являются соответствующими 30 информационными входами устройства, выходы первого и второго регистров соединены соответственно с первыми и вторыми информационными входами первого и второго блоков ключей, управляющие входы которых объединены с управляющим входом третьего блока ключей, счетными входами генератора вспомогательных последовательностей и первого триггера и подключены к вы-40 ходу первого элемента ИЛИ, первый вход которого является тактовым входом устройства, выходы первого и второго ключей соединены с первыми входами соответствующих блоков сумма-45торов по модулю два, выходы генератора вспомогательных последовательностей подключены к вторым входам первого блока сумматоров по модулю два, выходы которого соединены с первыми информационными входами третьего блока ключей и входами кодирующего блока, выходы которого подключены к вторым информационным входам третьего блока ключей и вторым входам второго блока сумматоров по модулю два, выходы которого соединены с входами первого и второго пороговых элементов и блока элементов ИЛИ, вы— ходы которого подключены к входам третьего и четвертого пороговых элементов, выходы которых соединены соответственно с первым и вторым входами второго ключа, выходы первого,и второго пороговых элементов подключены к соответствующим входам первого ключа, управляющие входы ключей объединены и подключены к выходу второго триггера, вход установки в единицу которого соединен с выходом первого триггера, выходы ключей соединены с входами второго элемента ИЛИ, выход которого подключен к входу разрешения считывания третьего регистра и входу установки в единицу третьего триггера, выход которого соединен с вторым входом первого элемента ИЛИ и является выходом сигнала окончания декодирования устройства, выходы третьего блока ключей соединены с информационными входами третьего регистра, выходы которого подключены к информационным входам четвертого блока ключей, выходы которого являются информационными выкодами устройства °

2, Устройство по п. 1, о т л и ч а ю ш е е с я тем, что кодирующий блок содержит n/2 сумматоров по модулю два, выходы которых являются выходами кодирующего блока, а входы подключены к входам кодирующего блока в соответствии со столбцами матрицы M, G= (I/Ìj, где G — вЂ,орождающая матрица входного кода; I — единичная матрица размером п/2 х п/2 — число разрядов входного кода °

1269272

Составитель О. Ревинский

Техред M.Õoäàíè÷ Корректор М. Максимишинец

Редактор А. Сабо

Заказ 6046/58 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4