Многопороговый логический элемент

 

Изобретение относится к автоматике и вычяслительной технике. Может использоваться как интегральньй логический элемент для построения узлов автоматики и вычислительной техники . Цель изобретения - расширение функциональных возможностей, достигается путем реализации в нем функции свертки чисел по модулю два. Для этого в многопороговый логический элемент дополнительно введены: логический элемент НЕ 23 два двухвходовых элемента ИЛИ 21 и RS-триггер на двухвходовых элементах И-НЕ 19. Кроме того, устройство содержит линейный сумматор 1 для каждого входа, попарно соединенные диоды 2 и 3, резисторы 4, источник 5 смещения, делитель на резисторах 6, источник 7 смещения, многопороговый дискриминатор В, выполненный из однопороговых дискриминаторов 9 на двухвходовых злeмeнfax И-НЕ, источник 14 питания, многовходовый элемент И-НЕ 16, выходные клем§ мы 17 и 19, клемма 27 тактирующих сигналов. На чертеже также показаны (/) позиции входов и выходов 10, 11, 12, 13, 15, 20, 22, гг, 24, 25 и 26 логических элементов. 1 ил. to ю 4 СО со IN)

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„.80 1272Я9Я

А2 (51)4 Н 03 К 19/23

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСИОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 788384 (21) 3873015/24-21 (22) 26.03.85 (46) 23.11.86. Бюл. Ф 43 (71) Омский политехнический институт (72) И.А. Пальянов и Е.Ю. Гладких (53) 621.374(088.8) (56) Авторское свидетельство СССР

У.788384, кл. H 03 К 19/23, 1980. (54) МНОГОПОРОГОВЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ (57) Изобретение относится к автома— тике и вычислительной технике. Может использоваться как интегральный логический элемент для построения узлов автоматики и вычислительной техники. Цель изобретения — расширение функциональных возможностей, достигается путем реализации в нем функции свертки чисел по модулю два. Для этого в многопороговый логическйй элемент дополнительно введены: логический элемент НЕ 23 два двухвходовых элемента ИЛИ 21 и RS-триггер на двухвходовых элементах И-НЕ 19. Кроме того, устройство содержит линейный сумматор 1 для каждого входа, попарно соединенные диоды 2 и 3, резисторы 4, источник 5 смещения, делитель на резисторах 6, источник 7 смещения, многопороговый дискриминатор 8, выполненный из однопороговых дискриминаторов 9 на двухвходовых элементах .

И-НЕ, источник 14 питания, многовходовый элемент И-НЕ 16, выходные клеммы 17 и 19, клемма 27 тактирующих Ф сигналов. На чертеже также показаны позиции входов и выходов 10, 11, 12, М Ф

13, 15, 20, 22, 22, 24, 25 и 26 логи- С" ческих элементов. l ил.

Ф

1 12

Изобретение относится к автоматике и вычислительной технике, в частности, к пороговым логическим элементам, и является усовершенствованием известного устройства по авт.св.

N 788384.

Цель изобретения — расширение функциональных возможностей путем реализации в нем функции свертки чисел по mocL 3.

На чертеже приведена принципиальная схема многопорогового логического элемента.

Многопороговый логический элемент состоит из линейного сумматора, имеющего и основных и один дополнительный входы, многопорогового дискриминатора, логического элемента И-НЕ, логи ческого элемента НЕ, двух логических элементов ИЛИ и RS-триггера.

Линейный сумматор 1 для каждого входа содержит попарно соединенные диоды 2 и 3. Каждая пара диодов в точках, объединяющих их диоды через резисторы 4, управляющие. весовыми коэффициентами по соответствующему входу, подключена к положительному полюсу источника 5 смещения. Катоды диодов 3 объединены и подсоединены через делитель из резисторов 6 к отрицательному полюсу источника 7 смещения. Многопороговый дискриминатор

8 представляет собой несколько соединенных однопороговых дискриминаторов 9, выполненных на двухвходовых элементах И-НЕ,Вход 10 каждого одно-, порогового дискриминатора соединен с соответствующим делителем из резисторов 6, развязывая тем самым каждый последующий дискриминатор с большим значением порога срабатывания от предыдущего. Входы 11 нечетных однопороговых дискриминаторов подключены к выходам 12 четных одиопороговых дискриминаторов с ближайшим большим порогом срабатывания. Входы 13 четных однопороговых дискриминаторов объединены и подключены к положительному полюсу источника 14 питания.

Выходы 15 нечетных однопороговых дискриминаторов соединены с входами многовходового логического элемента

И-НЕ 16, выход которого подключен к первой выходной клемме 1.7 многопорогового логического элемента. К второй выходной клемме 18 многопорогово.го логического элемента подключен прямой выход RS-триггера с инверсным управлением на двухвходовьФ эле72499 2 ментах И-HE 19. Вход 20 установки триггера в единицу соединен с выходом первого элемента ИЛИ 21, вход 22 которого через элемент HE 23 подключен к выходу логического элемента

f0 !

И-НЕ 16. Вход 24 установки триггера в ноль соединен с выходом второго логического элемента ИЛИ 21, вход 25 которого подключен к выходу логического элемента И-HE 16. Входы 26 логических элементов ИЛИ 21 объединены и соединены с клеммой 27 тактирующих сигналов, которая соединена с дополнительным входом линейного сумматора.

Клеммы 28 являются основными входами многопорогового логического элемента.

Сигналы на клемму 27 от генератора тактовых импульсов подаются с периодом Т. В первую половину периода значение тактового сигнала равно логическому нулю, во вторую половину периода — логической единице. Сигнал от генератора тактовых импульсов поступает одновременно с подачей на входы 28 сворачиваемого кода.

Значения весовых коэффициентов нечетных основных входов линейного сумматора равны единице, четных основных входов — двум. Вес дополнительного входа линейного сумматора равен единице.

Рассмотрим работу устройства на примере восьмивходового многопорогового логического элемента, осуществляющего свертку rro mod 3 двоичного кода. Пороги срабатывания однолороговых дискриминаторов 9 равны соответственно Т„=2; Т =3; Тз=5; Т4=6;

Т 8, Т 91 Т 1! Т !2

При подаче на входные клеммы 28 многопорогового логического элемента двоичного набора,.состоящего из одних нулей, и при поступлении тактового сигнала в первой половине периода диоды 2 проводят ток от источника

5 смещения через соответствующие резисторы 4. На входах !О однопороговых дискриминаторов 9 присутствует потенциал логического нуля и, как следствие этого, на выходе логического элемента И-НЕ 16 — также потенциал логического нуля. Тогда на входе

20 RS-триггера присутствует потенциал логической единицы, на входе 24 RSтриггера — потенциал логического нуля. На клеммах 17 и 18 многопорогового логического элемента присутствует потенциал логического нуля.

3 1272

При поступлении тактового импульса во второй половине периода диоды

2, связанные с клеммами 28, также проводят ток от источника 5 смещения, диод 2, связанный с клеммой 27, запирается и ток через соответствующий резистор 4 и диод 3 переключается в цепь резисторов 6. При этом потенциала на выходе линейного сумматора 1 недостаточно для срабатывания 10 однопорогового дискриминатора 9 с порогом Т =2 ° На выходе логического

1 элемента 16, а следовательно, и на клемме 17 многопорогового элемента сохраняется значение логического нуля.

Так как значение тактового сигнала в рассматриваемый момент времени равно единице, то на входах элементов ИЛИ 21, а следовательно, и íà 20 входах 20 и 24 RS-триггера присутствует потенциал логической единицы, что соответствует комбинации хранения предыдущего состояния, и на клемме 18 многопорогового элемента также 25 присутствует потенциал логического нуля.

Пусть на входы 28 многопорогового элемента поступает двбичный код, содержащий единицу в нечетном разряде, 30 а во всех остальных разрядах — нули, Сигнал в форме положительного потенциала запирает один из диодов 2, связанных с входами 28. Тогда ток через соответствующий резистор 4 и диод 3

5 поступает в цепь резисторов 6. При этом в первой половине периода следования тактовых сигналов потенциала на выходе линейного сумматора 1 недостаточно для срабатывания дискри»

40 минатора 9 с порогом Т =2 следова1 тельно, на выходе логического элемента 16 присутствует уровень логического куля.

При поступлении тактового импуль- 1 са во второй половине периода диод

2, связанный с клеммой 27, запирается, ток через соответствующий резистор 4 и диод 3 также поступает в цепь резисторов 6. Потенциал на выхо-30 де линейного сумматора 1 становится достаточным для срабатывания дискриминатора 9 с порогом Т, =2, на выходе которого появляется потенциал логиг ческого нуля. Как следствие этого, на выходе логического элемента 16 и на выходной клемме 17 многопорогового элемента присутствует потенциал

499 4 логической единицы. С поступлением тактового сигнала во второй половине периода RS-триггер не изменит своего состояния, в которое он установился во время первой половины периода, и на выходе 18 многопорогового элемента присутствует потенциал логического нуля.

Пусть на входы 28 линейного сумматора I подан двоичный набор выходных переменных, содержащий единицу в четном разряде, а во всех остальных разрядах — нули. Тогда во время следования первой половины тактовых сигналов срабатывает дискриминатор

9 с порогом Т, =2, на выходе элемента

16 присутствует потенциал логической единицы, на выходе RS-триггера, связанном с клеммой 18, устанавливается потенциал логической единицы. При поступлении тактового импульса во второй половине периода взвешенная сумма на входах линейного сумматора увеличивается на единицу, потенциал на выходе линейного сумматора 1 становится достаточным для срабатывания дискриминатора 9 с порогом T =3, на выходе которого устанавливается потенциал логического нуля. При этом логический элемент И-НЕ 9- с порогом срабатывания Т формирует выходной

1 сигнал, соответствующий логической единице, и на выходе 17 многопорогового элемента появляется потенциал логического нуля. Так как RS-триггер во второй половине периода следования тактового импульса сохраняет предыдущее состояние, то на выходе

18 многопорогового элемента присутствует потенциал логической единицЫ.

Если на входы 28 линейного сумматора поступил двоичный код такой, что взвешенная сумма равна порогу срабатывания Т, где j — четное, то при поступлении тактового сигнала в первой половине периода срабатывает четный дискриминатор 9 с порогом

Т;, на его выходе 12 присутствувт потенциал логического нуля, на выходе

l5 связанного с ним нечетного дискриминатора 9 с порогом Т, — потен,1 -1 циал логической единицы, на выходе элемента И-НЕ 16, а следовательно, и на выходах 17 и 18 многопорогового элемента — потенциал логического нуля.

При поступлении тактового сигнала во второй половине взвешенная сумма

ВНИИПИ Заказ 6349/56

Тираж 816 Подписное.

Произв-полигр. пр-тие, г. Ужгород, ул. Проектная, 4

S 12724 увеличивается на единицу, но. потенциала на выходе линейного сумматора

1 недостаточно для срабатывания дискриминатора 9 с порогом Т., на выхоJ11 де 17 многопорогового элемента при5 сутствует потенциал логического нуля.

Во время следования тактового сигнала во.второй половине периода на входах

20 и 24 RS-триггера присутствует потенциал логической единицы, что соответствует комбинации хранения предыдущего состояния, т.е. на выходе

18 многопорогового элемента присутствует потенциал логического нуля, Если на входы 28 линейного сумма- 15 тора поступил двоичный код такой, что взвешенная сумма больше порога срабатывания Т„, где — четное, но меньше порога Т., то при поступлеУ нии тактового сигнала в первой поло- gg вине периода срабатывает четный дискриминатор 9 с порогом Т„, на выходах 17 и 18 многопорогового элемента устанавливается потенциал логического нуля. При поступлении тактового 25 сигнала во второй половине периода взвешенная сумма увеличивается на единицу, срабатывает нечетный дискриминатор 9 с порогом T. 1, на выходе +1

15 которого устанавливается потенциал О логического нуля, на выходе логического элемента И-НЕ 16,а следователь— но, и на выходе 17 многопорогового элемента присутствует потенциал логической единицы, Во время следования тактового сигнала во второй половине. периода RS-триггер сохраняет состояние, в которое он установился во время первой половины периода, т.е. на выходе 18 многопорогового элемента 4О присутствует потенциал логического нуля.

Если на входы 28 линейного сумматора поступил двоичный код такой, что взвешенная сумма равна нечетному 45 порогу Т„., то при поступлении тактового сигнала в первую половину периода срабатывает нечетный дискриминатор 9 с порогом T 1, на выходе элемента И-НЕ 16 и на выходах 17 и 18 многопорогового элемента устанавливается потенциал логической еди99 d нины. При поступлении тактового сигнала во второй половине периода срабатывает четный дискриминатор 9 с порогом Т, на выходе элемента И-НЕ 16 и на выходе 17 многопорогового элемента присутствует потенциал логического нуля.

Во время следования тактового сигнала во второй половине периода RSтриггер сохраняет состояние, в которое он установился во время первой половины периода, т.е. на выходе 18 многопорогового элемента присутствует потенциал логической единицы.

Таким образом, функция свертки двоичного числа по mod 3 на выходах

17 и 18 многопорового логического элемента формируется во время действия единичного значения тактового сигнала, который может быть использован и для синхронизации логических элементов, являющихся нагрузкой для рассматриваемого многопорогового логического элемента.

Формула и з обретения

Многопороговый логический элемент по авт. св. Ф 788384, о т л и ч а юшийся тем, что, с целью расширения функциональных возможностей, он дополнительно содержит логический элемент НЕ, два двухвходовых элемента ИЛИ и RS-тоиггер на двухвходовых элементах И-НЕ,прямой выход которого подключен к второй выходной клемме многопорогового логического элемента, вход установки в единицу соединен с выходом первого элемента ИЛИ, первый вход которого через элемент

НЕ подключен к выходу многовходового логического элемента И-НЕ, вход установки в ноль RS-триггера соеди-, нен с выходом второго логического элемента ИЛИ, первый вход которого соединен с выходом многовходового логического элемента И-НЕ, вторые входы логических элементов ИЛИ соединены с клеммой тактирующего сигнала и дополнительным входом линейного сумматора.