Устройство для контроля блоков постоянной памяти

 

1. Устройство для контроля блоков постоянной памяти, содержащее сумматор, блок управления, первый блок сравнения и регистр контрольного числа, выходы которого соединены с одними из входов первого блока сравнения, другие входы которого подключены к выходам сумматора, отличающееся тем, что, с целью повышения точности контроля, в него введены кольцевой регистр сдвига, регистр константы сдвига, второй блок сравнения, счетчик сдвигов, элемент И и регистр индикации, вход которого соединен с выходом первого блока сравнения, причем выходы регистра константы сдвига подключены к одним из входов второго блока сравнения, другие входы которого соединены с выходами счетчика сдвигов и одними из входов кольцевого регистра сдвига, выход второго блока сравнения подключен к первому входу первого элемента И, выход которого соединен с входом сброса счетчика сдвигов, счетный вход которого подключен к первому выходу блока управления, второй выход которого соединен с управляющими входами второго блока сравнения и кольцевого регистра сдвига, выходы которого подключены к входам сумматора, первый управляющий вход которого и второй вход элемента И соединены с третьим выходом блока управления, четвертый выход которого подключен к управляющему входу первого блока сравнения, а пятый выход блока управления - к входу установки в ноль счетчика сдвигов и второму управляющему входу сумматора, другие входы кольцевого регистра сдвига являются информационными входами устройства, управляющим и адресным выходами которого являются первый и шестой выходы блока управления.

2. Устройство по п.1, отличающееся тем, что блок управления содержит переключатель, элемент ИЛИ, триггер, счетчик адреса, элементы И, элементы ЗАДЕРЖКИ и генератор импульсов, выход которого соединен с первыми входами первого и второго элементов И, вторые входы которых подключены соответственно к первому выходу переключателя и выходу триггера, вход установки в единицу которого соединен с выходом первого элемента И, а вход сброса - с выходом элемента ИЛИ, первый вход которого подключен к первому выходу счетчика адреса, а второй вход - к второму выходу переключателя и первому входу счетчика адреса, второй вход которого соединен с выходом второго элемента И и входом первого элемента задержки, выход которого соединен с входом второго элемента задержки, причем выходы второго элемента И, первого и второго элементов задержки, первый выход счетчика адреса, второй выход переключателя и второй выход счетчика адреса являются соответственно выходами блока с первого по шестой.



 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть применено при разработке контрольно-испытательной аппаратуры для контроля блоков памяти

Изобретение относится к вычислиtejibHofl технике и может быть исполь .зовано для функционального контроля интегральных микросхем оперативной памяти

Изобретение относится к области вычислительной техники и может быть 1спользовано при построении запоми1ающих устройств на цилиндрических магнитных доменах

Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах с обнаружением двукратных опшбок и исправлением однократных

Изобретение относится к запоминающим устройствам и может быть использовано при построении постоянных запоминающих устройств различных структур со встроенным контролем

Изобретение относится к области вычислительной техники, а именно к запоминающим устройствам с автономным контролем, вьтолненным из интегральных микросхем, Целью изобрете .ния является повышение точности контроля , осуществляемого устройством

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано в системах управления, построенных на основе микропроцессорной техники

Изобретение относится к области вычислительной техники и может быть использовано в системах, которые требуют высоконадежных схем памяти

Изобретение относится к области вычислительной техники и может быть использовано для контроля ЗУ на интегральной и дискретной основе (полупроводниковых ЗУ, ферритовых ЗУ, ЩЦ ЗУ и др.)

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к вычислительной технике, в частности, к устройствам хранения информации, и может найти приме нение в специализированных системах хранения и обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах обработки сигналов в реальном масштабе времени

Изобретение относится к полупроводниковому запоминающему устройству, содержащему схему обнаружения и исправления множественных ошибок

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Изобретение относится к устройствам тестирования электронных элементарных схем и групповых линий соединений

Изобретение относится к средствам для программирования/стирания электрически стираемых программируемых полупроводниковых постоянных запоминающих устройств

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к электронным запоминающим устройствам (ЗУ) с электрически программируемыми ячейками
Наверх