Преобразователь двоичного кода в двоично-десятичный

 

Изобретение относится к цифровой вычислительной технике и может быть использовано при построении быстродействующих двоично-десятичных преобразователей в вычислительных машинах, цифровых автоматических системах управления и контроля. Цель изобретения - повышение быстродействия преобразователя. Поставленная цель достигается тем, что преобразователь двоичного кода в двоично-десятичный содержит (п-2)/3 преобразователей весов разрядов двоичного кода , где (п+1) - число десятичных разрядов выходного кода, причем каждый преобразователь, кроме последнего , состоит из умножителя на 128/125, (т-9)-разрядного сумматора и девятиразрядного преобразователя двоичного кода в двоично-десятичньй код, а также тем, что умножитель содержит К J(p-2)/5-lL сумматоров-утроителей по модулю 1000, каждый из которых содержит первый и второй сумматоры с соответствующими связями. 2 з.п. ф-лы, 4 ил. i (Л е

СОЮЗ СОВЕТСКИХ

РЕСПУБЛИК аю 1111 (59 4 Н 03 М 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCKOIVIY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3693888/24-24 (22) 26.01.84 (46) 15.12.86. Бюл. № 46 (72) В,Н. Николаев и Ю.В. Байков (53) 681.325 (088.8) (56) Авторское свидетельство СССР

¹- 1205137, кл. Н 03 M 7/00, 1982.

Огарков В.С., Тихонов Ю.Г. Прямое преобразование двоичного кода в двоично-десятичный и двоично-десятичного кода в двоичный. Приборы и техника эксперимента, 1983, № 4, с. 112. (54) ПРЕОБРАЗОВАТЕЛЪ ДВОИЧНОГО КОДА

В ДВОИЧНО-ДЕСЯТИЧНЫЙ (57) Изобретение относится к цифровой вычислительной технике и может быть использовано при построении быстродействующих двоично-десятичных. преобразователей в вычислительных машинах, цифровых автоматических системах управления и контроля. Цель изобретения — повьппение быстродействия преобразователя. Поставленная цель достигается тем, что преобразователь двоичного кода в двоично-десятичный содержит (п-2)/3 преобразователей весов разрядов двоичного кода, где (п+1) — число десятичных разрядов выходного кода, причем каждый преобразователь, кроме последнего, состоит из умножителя íà 128/125, (ш-9)-разрядного сумматора и девятиразрядного преобразователя двоичного кода в двоично-десятичный код, а также тем, что умножитель содержит К= ==)(p-2)/5-1(сумматоров-утроителей по модулю 1000, каждый из которых содержит первый и второй сумматоры с соответствующими связями. 2 э.п. ф-лы, 4 ил.

277402 2

1 1

Изобретение относится к цифровой вычислительной технике и может быть использовано при построении быстродействующих двоично-десятичных преобразователей в вычислительных машинах, цифровых автоматических системах управления и контроля.

Цель изобретения — повышение быстродействия и упрощение преобразователя.

На фиг. 1 приведена блок-схема предлагаемого преобразователя двоичного кода в двоично-десятичный; на фиг. 2 — блок-схема преобразователя веса разрядов двоичного кода; на фиг. 3 — блок-схема умножителя на

128/125; на фиг. 4 — принципиальная схема утроителя по модулю 1000.

Преобразователь двоичного кода в двоично-десятичный состоит из последовательно соединенных преобразователей 1 весов разрядов двоичного кода.

Входной код, подлежащий преобразованию, поступает на входы умножителя

2 на 128/125 первого блока преобразователя веса разрядов двоичного кода. Каждый преобразователь 1 весов разрядов двоичного кода состоит иэ последовательно соединенных умножителя 2 на 128/125, сумматора 3 и девятираэрядного преобразователя 4 двоичного кода в двоично-десятичный код. Умножитель 2 и сумматор 3 выполняются на четырехразрядных и двухразрядных двоичных сумматорах и мо гут быть расширены по своим входам до сколь угодно заданного числа разрядов. Девятираэрядный преобразователь 4 двоичного кода в двоично-де сятичный выполнен на 2-х ПЗУ с организацией памяти 512х8 и 256х4.

ПЗУ запрограммировано так, что девятиразрядному двоичному четному числу по адресным входам соответствует двоично-десятичное четное число на выходах ПЗУ.

Умножитель на 128/125 состоит из (фиг. 3) последовательно соединенных сумматоров-утроителвй 5 по модулю

1000, каждый из которых содержит (фиг. 4) первый и второй сумматоры

6 и 7 и представлет собой составной двоичный сумматор на семь двоичных разрядов. Если за вес входа первого разряда принять двоичное число а то при 0, =1 входам сумматора-утроителя соответствуют следующие веса

AI — 1, А2 - 2, АЗ - 4, А4 — 8, A5—

f0

f5

16, А6 — 32, А7 — 64; В2 — 3, В2-6, ВЗ вЂ” 12, В4 — 24, В5 — 48 и выходам

1-1, 2-2, 3-4, 4-,8, 5- 1 6, 6-32, 7-64.

Выход Р будет иметь в ес 1 25, так как он соединен с входами первого и второго разрядов.

При а =I числовые веса всех вхоо дов и выходов семираэрядного сумматора-преобразователя умножаются на числовое значение д о

Преобразователь работает следующим образом.

Все разряды преобразуемого кода, за исключением трех младших, заводятся на соответствующие входы умножителя 2 на 128/125 (первые три разряда в суммировании при умножении не участвуют). Умножение входного кода на 128/125 раза позволяет понизить вес каждого умножаемого разряда на выходе умножителя 2 в 125/128 раза, т.е. все умножаемые разряды, начиная с !1-го и выше, представляют собой двопчные разряды с основанием

1000 о,, где а — основание двоичного преобразуемого кода, а десять млад-. ших (не умножаемых) разрядов содержат сумму до 1023 оо . Девятиразрядный преобразователь 4 двоичного кода в двоично-десятичный преобразует дезять младших двоичных разрядов в двоично-десятичный код трех десятичных разрядов, выделяя перенос 1000Ц,, Все выходные разряды умножителя 2 на

128/125, за исключением семи младших, заводятся на соответствующие входы двоичного сумматора 3.

На вход первого разряда двоичного сумматора 3 заводится перенос девятиразрядного преобразователя 4. Перенос i-ro сумматора-утроителя 5 по модулю 1000 заводится на (1+(5 -5))-й разрядный выход сумматора 3. После суммирования двоичных разрядов с одинаковым весом, на входе сумматора 3 получается двоичный код с основанием

1000 а,. Таким образом, на выходе преобразователя 1 весов разрядов получается одиннадцать старших двоичнодесятичных разрядов трех десятичных знаков младший разряд передается непосредственно) преобразуемого кода с основанием а, и двоичный код с основанием 1 000 а,. Повторение операции умножения, суммирования и преобразования во втором преобразователе 1 весов разрядов приводит к получению на выходе второго преобразователя 1

127 7

1100000

55 весов разрядов одного двоичного кода с основанием 1000000п и двоично-десятичного числа трех десятичных разрядов с основанием 1000а, и т.д.

Одиннадцать старших двоично-десятичных разрядов выходного кода снимаются с выходов девятиразрядного преобразователя 4 в каждом преобразователе 1 весов разрядов. Самый младший двоично-десятичный разряд 10 снимается с предыдущего блока l преобразователя веса разрядов.

Для объяснения работы умножителя

2 на 128/125 рассмотрим разряды 11-й и выше двоичного кода. Разряд 1024 (11-й) можно представить как сумму

1000+24=1000+16+8, т.е. можно принять, что он состоит из суммы 1000 и суммы 4 и 5 разрядов своего же ряда двоичного кода. Разряд 2048 мож- 20 но принять как сумму 2000 и сумму

5 и 6 разрядов и т.д. Представив таким образом все старшие разряды и проведя соответствующим образом двоичное суммирование старших разрядов с младшими, начиная с самых старших, получают новый двоичный код с основанием 1000 и десять младших разрядов с основанием 1, содержащих сумму единиц, десятков единиц, сотен единиц и тысячу всего преобразуемого двоичного кода.

Пример работы сумматора-утроителя по модулю 1000.

Если А =8, то при единице на вхо- 35 ,дах Al 8, А4-64, А6-256, А7 †5; В124=8+16, B52384=128+256 и при нуле на остальных входах, на выходах 1-7 имеют сумму двоичных чисел по входам

А В и двоичного числа 24=3х8=3 а, 40

f (при наличии на выходе Р единиц) .

1001011-входы А

1100110-входы В

00111001 — последний разряд пере- 45 нос — единица на выходе P = 1000

1111100 — результат по выходам

1-7 в двоичном коде, т.е. сумма по входам А=8+64+256+

+512=840; сумма по входам В = 384+

+24=408; сумма по входам А и B =

= 840+408 = 1248; результат по выходам 1-7 = 8+16+32+64+128=248; общий результат по выходам = 248 +

+ 1000 = 1248.

402 4

Формула изобретения

Преобразователь двоичного кода в двоично-десятичный, содержащий преобразователи весов разрядов, первая группа выходов которых является выходами преобразователя, входы всех разрядов которого, кроме младшего, соединены с входами первого преобразователя весов разрядов, вторая группа выходов всех преобразователей весов разрядов, кроме последнего, соединена с входами соседнего старшего преобразователя весов разрядов, вход младшего разряда преобразователя является выходом младшего разряда преобразователя, о т л и ч а ю щ и й— с я тем, что, с целью повышения бы— стродействия преобразователя, он содержит (n — 2)/3 преобразователей весов разрядов, где (и+1)- число десятичных разрядов выходного кода, причем каждый преобразователь весов разрядов, кроме последнего, состоит из умножителя на 128/125, (m-9)-разрядного сумматора и девятиразрядного преобразователя двоичного кода в двоично-десятичный код, разрядные выходы которого являются первой группой выходов преобразователя весов разрядов, вторая группа выходов которого является выходами (m-9)-разрядного сумматора, вход переноса которого соединен с выходом переноса девятиразрядного преобразователя двоичного кода в двоично †десятичн код, входы первого и второго разрядов которого являются входами второго и третьего разрядов преобразователя весов разрядов, вход первого разряда которого является выходом первого разряда, а остальные входы преобразо1 вателя весов разрядов соединены с входами умножителя на 128/125, первая группа выходов которого соедине . на с входами с третьего по девятый девятиразрядного преобразователя двоичного кода в двоично-десятичный,. а вторая группа выходов умножителя на 128/125 соединена с разрядными входами (m 9)-разрядного сумматора, а последний преобразователь весов разрядов представляет собой десятиразрядный преобразователь двоичного кода в двоично-десятичный код.

2. Преобразователь по п. l, о тл и ч а ю шийся тем, что в нем умножитель на 128/125 содержит К =

1277402

Ума/пт- r) <7юаЪФ ФФ щ йссэи:ии си и в йииииии- йсси сии еа7 л лР с ссиайиис ау )а, 1 р-22

1 сумматоров-утроителей

5 по модулю 1000, где р — число входных раэрядов умножителя на 128/125, причем пять младших разрядов i-ro 5 (i=1 К) сумматора-утроителя по модулю 1000 являются соответственно входами с 5(i -1)+1 по 5(i-1)+5 умножителя на 128/125, первая группа выходов которого является разрядными выходами первого сумматора-утроителя по модулю 1000, первый и второй разрядные выходы J-го сумматора утроителя по модулю 1000()=2-К) соединены с входами шестого и седьмого разрядов первой группы входов (,)-1)-го сумматора-утроителя по модулю 1000, входы второй группы которого соединены с выходами с третьего по седьмой разрядов соответственно и являются совместно с выходами переноса второй группой выходов умножителя на 128/125, семь входов старших разрядов которого соединены с входами шестого и седьмого разрядов первой

25 группы входов и с входами второй группы входов k-го сумматора утроителя по модулю 1009, пять старших разрядов умножителя на 128/125 являются пятью старшими выходами второй группы умножителя на 128/125.

3. Преобразователь по пп.l и 2 отличающийся тем, что в нем сумматор-утроитель по модулю

1000 содержит первый и второй сумматоры, входы переноса которых соединены с выходом переноса второго сумматора, входы первой группы которого соединены соответственно со всеми разрядными выходами первого сумматора, кроме первого, и выходом переноса первого сумматора, вход

1-го разряда второй группы которого

1 (1=1-5) является 1-м входом второй группы сумматора-утроителя по модулю 1000 и соединен с входом (4+1)-ro разряда первой группы, входом первого сумматора, вход младшего разряда первой группы которого является вхо1 дом младшего разряда первой группы сумматора-утроителя по модулю 1000, вход q -го разряда первой группы

1 которого (q =2-7) соединены с входом (q-I) -ro разряда второй группы входов сумматора, выход переноса

1 которого является выходом переноса сумматора-утроителя по модулю 1000, выходы которого соединены соответственно с выходом первого разряда и разрядными выходами второго сумматора, вход старшего разряда второй группы первого сумматора соединен с входом логического нуля сумматора- утроителя по модулю

1000.!

277402

1277402

Составитель N. Аршавский

Техред Д,Олейник

Редактор И. Касарда

Корректор Е. Сирохман

Закаэ 6760/57

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 ь Я ь

Ъ

Ъ ч ,ф ь ф ь

Ъ

Тираж 8!6

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5