Устройство для сопряжения эвм в однородной вычислительной системе

 

Изобретение относится к вычислительной технике и предназначено для построения однородных многомв - шинных вычислительных систем. Изобретение решает задачу сокращения аппаратурных затрат путем исключения ряда служебных регистров, отображающих состояние пультовой клавиатуры , устройства печати и других устройств внешнего обмена. С этой целью регистр состояния устройства дополнен разрядами, отображающими состояния устройств внешнего обмена, и, кроме того, в блок системных операций , задакмций режим взаимодействия мащий в системе, введены дополнительные входы для управления взаимодействием с указанными устройствами. 4 ил. го сх о оо

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН,.Я0„„128О379 А1 с584 G 06 F 15 16

Р

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Х АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3913720/24-24 (22) 24.06.85 (46) 30. 12.86. Бюл. 9 48 (72) В.Ф. Баранов и Л.Э. Дроздовская (53) 681.325(088.8) (56) Авторское свидетельство СССР

В 951287, кл. G 06 F 3/04, 1980.

Авторское свидетельство СССР

9 1117625, кл. G 06 F 3/04, 1982. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭВМ

В ОДНОРОДНОЙ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЕ (57) Изобретение относится к вычислительной технике и пред назначено для построения однородных многома шинных вычислительных систем. Изобретение решает задачу сокращения аппаратурных затрат путем исключения ряда служебных регистров, отображающих состояние пультовой клавиатуры, устройства печати и других устройств внешнего обмена. С этой целью регистр состояния устройства дополнен разрядами, отображающими состояния устройств внешнего обмена, и, кроме того, в блок системных операций, задающий режим взаимодействия мащин в системе, введены дополнительные входы для управления взаимодействием с укаэанными устройствами.

4 ил.

0379

1 128

Изобретение относится к вычислительной технике и предназначено для построения однородных вычислительных систем.

Цель изобретения — сокращение аппаратных затрат.

На фиг. 1 представлена структурная схема устройства для сопряжения однородной вычислительной системы; на фиг. 2 — функциональная схема блока коммутации; на фиг. 3 — функциональная схема блока настройки; на фиг. 4- функциональная схема блока системных операций.

Устройство содержит блок 1 коммутации, блок 2 настройки, дешифратор 3 адреса, блок 4 системных операций, регистр 5 состояния, регистр

6 адреса и блок 7 прерываний. Устройство имеет первый информационный вход-выход 8, второй информационный вход-выход 9 и управляющий вход-выход 10.

Блок 1 коммутации состоит из четырех групп элементов И 11-14, элемента ИЛИ-НЕ 15, четырех элементов

И 16 — 19, элемента НЕ 20 и элемента 21 и имеет первый 22 и второй 23 информационные и управляющий 24 входы-выходы, информационный 25 выход, управляющий 26 выход, вход 27 настройки и вход 28 системных сигналов.

Блок 2 настройки содержит элемент

ИЛИ 29, регистр 30 и дешифратор 31 и имеет вход 32 информационного разрешения, вход 33 адресного разрешения, вход 34 кода настройки, вход

35 адреса и выход 36.

Дешифратор 3 имеет тринадцать выходов 37-49.

Блок 4 системнык операций содержит элемент ИЛИ 50 и регистр 51 и имеет вход 52 синхронизации, вход 53 трансляционного обмена, вход 54 индивидуального обмена, вход 55 условия перехода, вход 56 пультового сигнала, " вход 57 взаимодействия, выход 58 сигнала прерывания, вход 59 разрешения чтения, вход 60 адреса и информационный 61 выкод.

Устройство работает следующим образом.

f5

2 нальным контролем ОВС; трансляционный обмен (передача); индивидуальный обмен; обобщенный безусловный переход (ОБУП) .

Операция настройки состоит в подключении устройства для сопряжения посредствбм блока 1 коммутации к входам 8 и 10 устройства и назначении каждой микроЭВМ, входящей в состав

ОВС, логического адреса. Для настройки ус геройства настроечная информация заносится в блок 2 настройки, логический адрес микроЭВМ вЂ” в регистр

6 адреса. В результате настройки с выхода блока 2 настройки по входу

27 настройки блока 1 коммутации поступает информация, разрешающая прохождение информационных и управляющих сигналов соответственно с входов 8 и 10 на шины 25 и 26 или с шин 9 и

28 на шины 8 и 10. Настроечная информация в блок 2 настройки может поступить из микроЭВМ, связанной с дан,ным устройством для сопряжения, по шине 9 при наличии разрешающего сигнала с восьмого выхода 44 дешифратора 3 адреса или из другой микроЭВМ по шине 8 и 10 и сигналу разрешения по шине 26, поступающим через блок 1 коммутации по шинам 25 и 26 соответственно.

Логический адрес микроЭВМ, связанной с устройством для сопряжения, поступает по шине 9 и при наличии сигнала разрешения с девятого выхода дешифратора 3 адреса или из другой микроЭВМ по шине 8 и сигналу разрешения по шине 10, поступающим через блок 1 коммутации.по шинам 25 и 26 соответственно.

После настройки всех устройств для сопряжения связанные с ними микроЭВМ, образующие ОВС, обмениваются между собой информацией. В ОВС посредством устройств для сопряжения могут быть реализованы как групповые, так и индивидуальные обмены. Частым случаем группового обмена является трансляционный обмен, перед выполнением которого производится операция "Синхронизация", синхронизирующая работу всех микроЭВМ системы, Для выполнения параллельной программы в однородной вычислительной системе (ОВС) устройство для сопряжения реализует следующий набор операций: настройка; системная синхронизация, совмещенная с первичным функциоОперация "Синхронизация" реализуется следующим образом.

МикроЭВМ, завершая работу по про- грамме (подпрограмме) параллельной ветви выдает по шине 9 на дешифратор

3 адреса код операции синхронизации

128037

3 (Ссинхр.), по которому с первого выхода дешифратора 3 адреса по входу

28 через блок 1 коммутации в шину

10 поступает сигнал Ссинхр. Одновременно с четвертого выхода дешифрато5 ра 3 адреса на регистр 6 адреса поступает управляющий сигнал Ссинхр. выдачи кода логического адреса данной микроЭВМ в шину 28, который через блок 1 коммутации поступает в 10 шину 10.

В каждой из остальных микроЭВМ системы сигнал через шину 10, блок 1 коммутации и шину 26 поступает в соответствующий разряд регистра 5 сос-15 тояния и на вход блока 4 системных операций, в который через элемент ИЛИ

50 поступает разрешение на запись в регистр 51 кода адреса микроЭВМ, поступающего на информационный вход 20 регистра 51 с шины 8 через блок 1 коммутации и шину 26. Кроме того, с выхода элемента ИЛИ 50 на блок 7 прерываний поступает сигнал, по которому блок 7 прерывания через шину 25

9 выдает сигнал прерывания в микроЭВМ.

МикроЭВМ в режиме обработки прерывания выдает по шине 9 в дешифратор 3 адреса код адреса регистра 5 30 состояния, в соответствии с которым на седьмой вход регистра 5 состояния поступает сигнал чтения информации регистра 5 состояния.

Проанализировав информацию с регистра 5 состояния и определив,что одна из микроЭВМ, системы вошла в режим системной синхронизации, микро.ЭВМ выдает по шине 9 в дешифратор 3 адреса код регистра.5 состояния,в 40 соответствии с которым с выхода дешифратора 3 адреса поступает сигнал чтения и содержимое регистра 51,представляющее собой адрес. микроЭВМ,вошедшей в режим системной синхрони- 45 эации, поступает по шине 9 в микроЭВМ.

МикроЭВМ, инициирующая трансляци онный обмен (передачу), выполняет следующие действия: посыпает по шине 50

9 в дешифратор 3 адреса код, соответствующий операции трансляционного обмена, при этом с первого выхода дешифратора 3 адреса по шине

28 через блок 1 коммутацчи в шину 27 поступает сигнал трансляционного обмена (Ст.обм.).

Одновременно с сигналом Ст.обм. информационное слово по шине 9 через

9 4 блок 1 коммутации поступает в шину 8.

В устройствах для сопряжения сигнал Ст.обм. поступает с шины 10 через блок 1 коммутации, шину 27 и элемент ИЛИ 50 на вход регистра 51, разрешая запись в него информационного слова трансляционного обмена, которое с шины 10 поступает через блок 1 коммутации и шину 26. Одновременно сигнал Ст.обм. с шины 26 поступает в соответствующий разряд регистра 5 состояния.

Кроме того, с выхода элемента ИЛИ

50 на вход блока 7 прерывания поступает управляющий сигнал, по которому блок 7 прерывания через шину 9 выдает сигнал прерывания в микроЭВМ.

МикроЭВМ в режиме обработки прерывания анализирует информацию регистра

5 состояния и прочитывает информационное слово в регистре 51 также, как в режиме системной синхронизации.

МикроЭВМ, в режиме которой записан оператор индивидуального обмена, посылает по шине 9 через блок 1 коммутации в шину 8 адреса микроЭВМ, с которой она должна взаимодействовать.

Одновременно по шине 9 в дешифратор 3 адреса поступает код сигнала индивидуального обмена (Си.обм.),который с первого выхода дешифратора 3 адреса по шине 28 поступает в шину 10.

В устройствах для сопряжения остальных микроЭВМ системы этот сигнал с шины 10 через блок 1 коммутации, шину 27 и элемент ИЛИ 50 поступает на вход регистра 51, разрешая запись в него кода адреса микроЭВМ, который поступает по шине 8 через блок

1 коммутации и шину 26. Одновременно сигнал Си.обм. поступает в соответствующий разряд регистра 5 состояния.

Кроме того, с выхода элемента ИЛИ

50 поступает управляющкй сигнал, по которому блок 7 прерывания через шину 9 выдает сигнал прерывания в микроЭВМ, она анализирует информацию регистра 5 состояния и прочитывает код адреса из регистра 51 также,как и в режиме системной синхронизации.

Затем микроЭВМ прочитывает информацию из регистра 6 адреса по сигналу разрешения выдачи адреса и сравнивает ее с информацией из регистра 51.

1280379

Если собственный и принятый адреса совпали, то данная микроЭВМ готовится к выполнению индивидуального обмена, который осуществляется между двумя микроЭВМ при наличии управляющего сигнала.

МикроЭВМ, в программе которой вырабатывается условие ОБУП, выполняет следующие действия: посылает по шине 9 в дешифратор 3 адреса код, соот-10 ветствующий операции ОБУП; при этом с первого выхода дешифратора 3 адреса по шине 28 через блок 1 коммутации в шину 10 поступает сигнал СОБУП.

Одновременно с шины 9 через блок 15

1 коммутации в шину 8 поступает адрес команды безусловного перехода.

В устройствах для сопряжения всех остальных микроЭВМ этот сигнал с шийы

10 через блок 1 коммутации, шину 27 20 и элемент ИЛИ 50 разрешает запись в регистр 51 кода команды ОБУП который поступает с шины 8 через блок 1 коммутации и шину 26. Одновременно этот сигнал с шины 26 поступает в 25 соответствующий разряд регистра 5 состояния. Кроме того, с выхода элемента ИЛИ 50 поступает управляющий сигнал, по которому блок 7 прерывания через шину 9 выдает сигнал пре- 30 рывания в микроЭВМ.

Далее микроЭВМ анализирует информацию из регистра 5 состояния и считывает из регистра 51 код команды

ОБУП также, как и в режиме системной синхронизации.

Перечисленный порядок работы устройства реализуется при работе с пультовым терминалом, устройством печати и другими устройствами обмена. 10

Таким образом, предложенное устройство для сопряжения при введении одного дополнительного входа в элемент ИЛИ 50 и двух дополнительных входов (разрядов) в регистр 5 состоя- 15 ния реализует те же функции, что и известное устройство для сопряжения, с меньшим объемом аппаратуры.

Кроме того, предложенное устройство для сопряжения обладает более высокой надежностью.

Формула изобретения

Устройство для сопряжения ЭВМ в однородной вычислительной системе, содержащее блок коммутации, блок настройки, дешифратор адреса, блок системных операций, регистр состояния, регистр адреса и блок прерываний, причем первый, второй информационные и управляющий входы-выходы блока коммутации являются входом и выходом информационной магистрали системы, входом-выходом шины ЭВМ и входом-выходом управляющей магистрали системы соответственно, второй информационный вход-выход блока коммутации подключен к входу кода настройки блока настройки, входу дешифратора адреса, выходу блока прерываний,информационному выходу блока системных операций, выходу регистра состояния и информационному входу и выходу регистра адреса, информационный выход блока коммутации подключен к входу адреса блока настройки и информационным входам регистра адреса и блока сис темных операций, с первого по седьмой разряды управляющего выхода блока коммутации подключены соответственно к первому входу разрешения блока наст.ройки, первому входу разрешения приема регистра адреса и входам синхронизации, трансляционного обмена,индивидуального обмена, условия перехода, пультового сигнала блока системных операций, с третьего по седьмой разряды управляющего выхода блока коммутации подключены к соответствующим разрядам информационного входа регистра состояния, вход настройки блока коммутации подключен к выходу блока настройки, разряды управляющего входа системных сигналов блока коммутации соединены соответственно с первыми семью выходами дешифратора адреса, восьмой выход которого подключен к второму входу разрешения блока настройки, девятый и десятый выходы дешифратора адреса подключены соответственно к второму входу разрешения приема и входу разрешения выдачи регистра адреса, одиннадцатый выход дешифратора адреса подключен к входу разрешения чтения блока системных операций, выход приз нака прерывания которого подключен к входу выдачи сигнала прерывания блока прерываний, двечадцатый выход дешифратора адресс подключен к входу считывания регистра состояния,о т— л и ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат, тринадцатый выход дешифратора адреса подключен к входу сброса регистра состояния, восьмой разряд управляющего выхода блока коммута12803 ции подключен к соответствующему разряду информационного входа регистра состояния, а девятый разряд— к входам сигнала взаимодействия блока системных операций и соответствую- щему разряду информационного входа регистра состояния, причем блок настройки содержит элемент ИЛИ,регистр и дешифратор, причем первый и второй входы элемента ИЛИ являются соответ- !О ственно первым и вторым входами разрешения блока настройки, выход элемента ИЛИ подключен к входу разрешения записи регистра, первый и второй информационные входы которого яв- 15 ляются соответственно входом кода настройки и входом адреса блока настройки, выход регистра подключен к входу дешифратора, выход которого яв79 8 ляется выходом блока настройки,а блок системных операций содержит элемент

ИЛИ и регистр, причем входы элемента

ИЛИ являются соответственно входами синхронизации, трансляционного обмена, индивидуального обмена, условия перехода, пультового сигнала и взаимодействия блока системных операций, выход элемента ИЛИ подключен к входу разрешения записи регистра и выходу признака прерывания блока системных операций, вход разрешения чтения регистра является входом разрешения чтения блока системных операций,информационный вход и выход регистра являются соответственно информационным входом адреса и информационным выходом блока системных операций.

1280379

1280379 иг.

54.

О

52

Составитель Н ° Захаревич

Редактор Л.Пчелинская ТехредЛ.Олейник Корректор И. Муска

Заказ 56 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб.,д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

Устройство для сопряжения эвм в однородной вычислительной системе Устройство для сопряжения эвм в однородной вычислительной системе Устройство для сопряжения эвм в однородной вычислительной системе Устройство для сопряжения эвм в однородной вычислительной системе Устройство для сопряжения эвм в однородной вычислительной системе Устройство для сопряжения эвм в однородной вычислительной системе Устройство для сопряжения эвм в однородной вычислительной системе 

 

Похожие патенты:

Изобретение относится к вычислительной технике и предназначено для построения высокопроизводительных вычислительных систем, в частности управляющих систем, работающих в реальном масштабе времени.Цель изобретения - расширение функциональных возможностей и упрощение структуры микропроцессорных систем

Изобретение относится к вычислительной технике и может быть использовано для объединения нескольких процессоров в однородную вычислительную систему или структуру с общей шиной

Изобретение относится к вычислительной технике и позволяет сократить временные затраты при поиске свободного процессора в многопроцессорной вычислительной системе

Изобретение относится к технологии изготовления электрических машин

Изобретение относится к области вычислительной техники и техники связи и позволяет упростить конструкцию коммутационного оборудования

Изобретение относится к вычислительной технике и может быть использовано для организации эффективного обмена между процессорами при небольших затратах оборудования

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах для связи процессоров с внешними устройствами, между процессорами, а также между процессорами и запоминающими устройствами

Изобретение относится к вычислительной технике и может быть использовано при построении средств коммутации мультипроцессорных систем, абонентских систем связи с децентрализованным управлением, коммутационных средств параллельного обмена информацией в измерительных системах

Изобретение относится к вычислительной технике и предназначено для образования коммуникационной линии связи между двумя устройствами

Изобретение относится к вычислительной технике и предназначено для передачи информации между разными системами обработки данных

Изобретение относится к построению многопроцессорных вычислительных систем с синхронной и асинхронной работой процессоров

Изобретение относится к вычислительной технике и может быть использовано при построении средств коммутации специализированных мультипроцессорных вычислительных систем, микроконтроллерных сетей и средств параллельного обмена информацией в измерительных системах

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для решения задач коммутации процессорных элементов

Изобретение относится к вычислительной технике и микроэлектронике

Изобретение относится к вычислительной технике и может быть использовано при решении задач информационно-поисковой и логической обработки данных в составе векторных ЭВМ и систем и форматирования данных

Изобретение относится к электронным системам коммутации, использующим многопроцессорные устройства, и, в частности, к способу проверки состояния процессора
Наверх