Система управления для объектов с запаздыванием

 

Изобретение относится к системам автоматического управления объектов с запаздыванием в условиях действия неконтролируемых возмущений . Целью изобретения является упрощение системы и повышение точности, Система содержит три сумматора, два регулятора, два делителя, объект управления , два блока задержки,-два интегратора, модель объекта, умножитель , блок ограничения, блок сигналов уровня ограничения и задатчик входного сигнала. Сущность изобретения заключается в повышении точности настройки коэффициента усиления канала управления путем минимизации величины среднеинтегрального .критерия по отклонению коэффициента усиления канала управления от эталона , 1 ил. ю 00

СОЮЗ СОНЕТСНИХ

СОЦИАЛИСТИЧЕСН ИХ

РЕСПУЬЛИН (511 4 G 05 В 17/00

ЯМЫ ;: 1,. "

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3907867/24-24 (22) 11 ° 06.85

{46) 30.12.86. Бюл. 1"- 48 (72) В.Г.Брусов, Е.А.Сухарев, .

l0.Ä.ËåíH÷åâ и В.В.Сотников (53) 62-50(088,8) (56) Догановский С.А., Иванов В.А, Устройства запаздывания и их применение в автоматических системах. II ° . Машиностроение. 1969, с. 267.

Авторское свидетельство СССР

Р 860002, кл. С 05 В 17/00, 1979. (54) СИСТЕМА УПРАВЛЕНИЯ ДЛЯ ОБЪЕКТОВ

С ЗАЛАЗДЫВАИИЕМ (57) Изобретение относится к системам автоматического управления объектов с запаздыванием в условиях

ÄÄSUÄÄ 1280563 А1 действия неконтролируемых возмущений. Целью изобретения является упрощение системы и повышение точности.

Система содержит три сумматора, два регулятора, два делителя, объект управления, два блока задержки, два интегратора, модель объекта, умножитель, блок ограничения, блок сигналов уровня ограничения и задатчик входного сигнала, Сущность изобретения заключается в повышении точности настройки коэффициента усиления канала управления путем минимизации величины среднеинтегрального критерия по отклонению коэффициента усиления канала управления от эталона, 1 ил.

1280568 2

Изобретение относится к автоматике и может найти применение при управлении нестационарными обьектами с запаздыванием в условиях действия неконтролируемых возмущений в химической, нефтехимической и металлургической отраслях промышленности.

Целью изобретения является упрощение системы и повышение точности.

На чертеже приведена структурная схема системы управления.

Система управления содержит первый сумматор 1, первый регулятор 2, первый усилитель 3, объект 4 управления, первый блок 5 задержки, первый интегратор 6, второй усилитель 7, второй интегратор 8, первый делитель

9, модель 10 объекта, второй блок

11 задержки, второй сумматор 12 третий сумматор 13, второй делитель

14, умножитель 15, второй регулятор

16, блок 1? ограничения, формирователь 18 сигналов уровня ограничения и задатчик 19 входного сигнала.

Нервый усилитель 3 имеет перемен,ный коэффициент усиления, который регулируется по второму входу и пре дельная величина которого задается блоком 17 ограничения.

3»ачения верхнего Б и нижнего уровней ограничения задаются формирователем 18 сигналов уровня ограничения, Система управления для объектов с запазцыванием работает следующим образом.

Ila первый вход первого сумматора

1 подается сигнал Х> < задания для системы управления, на второй и третин входы которого подаются инверсно сигналы соответственно с выхода объекта 4 управления и третьего сумматора 13, Выходной сигнал первого сумматора 1 через первый регулятор и первый усилитель 3 с переменным коэффициентом усиления поступает на вход объекта 4 управления с запаздыванием, на вход которого действует неконтролируемое возмущение f(t). Выходной сигнал Y(t) объекта 4 управления подается инверсно на вторые входы первого

1 и второго 12 сумматоров.

Выходной сигнал первого регулятора 2 U(t) поступает также на вход модели 10 объекта, выходной сигнал которой подается на вход второго блока

5S но верхней H нижней границ, Выходной сигнал блока 17 ограничения 5K (t) подается на второй вход первого усилителя 3 и является управляющим сигналом, который изменяет коэффициент усиления первого усилителя 3.

При реализации делителей сигналов возможны незначительные временные задержки выходных сигналов, возника11 задержки и первый вход третьего сумматора 13.

Выходной сигнал Y (t) второго блом ка 11 задержки подается на первый вход второго сумматора 12 и на второй вход второго делителя 14, а также инверсно на второй вход третьего сумматора 13.

Сигнал с выхода второго сумматора

12 поступает на первый вход второго делителя 14, выходной сигнал которого равен отношению отклонения сигнала Y(t) выходе объекта 4 управления от сигнала Y„(t) выхода второго блока 11 задержки к величине сигнала

Y (t), Сигнал с выхода первого усилителя 3 с переменным коэффициентом усиления подается на вход первого блока 5 задержки, в котором осуществляется задержка сигнала на время запаздывания объекта 4 управления.

Выходной сигнал первого блока 5 задержки поступает на вход первого

25 интегратора 6, который осуществляет интегрирование на скользящем интервале времени входного сигнала, а также на второй вход умножителя 15, на первый вход которого поступает сигнал с выхода второго делителя 14.

Сигнал с выхода первого интегратора

; 6 через второй уси:итель 7 подается на второй вход первого д-: и теля 9,,на первый вход которого поступает сигнал с выхода второго и. Гсгратора

З5 8, осуществляю1цего интегрпрова»ие на скользящем интерва»е време»и входного сигнала, поступающего с выхода умножителя 15, Выходной сигнал первого делителя

9, равный отношению выходного сигнала ВтОрОГО интеГратора 8 к выхОдному сигналу в-. зрого уси.кителя 7, подается на вход -зторого регулятора

16, Сигнал U (t) c asoio ré вторОГО регулятора 16 поступает»а. первый вход блока 17 orðàíè÷å»iÿ, на второй и третий входы которого подаются по.— роговые сигналы И и И„ ограничения выходной величины блока соответственi2805b8

Формула изобретения

Составитель В. Кирсанов

Техред Ц. Попо вич Корректор С. Шекмар

Редактор И.Рыбченко

Заказ 7065/52

Тираж 836 Подписное

ВЕ1ИИПИ Государственного комитета СССР по делам изобретений и открытий l13035, Москва, Е-35., Рауыакая наб., д, 4/5

Производ-.-пенно-ria.èãðàôè÷åñêîå предприятие, г. Ужгород, ул. Проектная, 4 ющие из условия физической реализуемости операции деления, а также возникают погрешности вычисления выход— ного сигнала, Однако их действие на работоспособность и устойчивость системы управления при наличии в ней интеграторов, а также блока ограни.1ения сигнала самонастройки несущественно. Блоки деления сохраняют работоспособность и не выходя-. из строя Ю при величине сигнала делителя равной нулю, поскольку содержит цени ограничения выходного сигнала.

Предлагаемая система управления обладает повышенной точностью само- !5 настройки козффициента усиления канала управления„ а зто, в свою очередь повышает качество работы в целом.

Кроме того„ система сохраняет устойчивость и работоспособность в усло- 20

Виях действия ня объект управления неконтролируемых возмущений широкого спектра, Система управления для объектов .с запаздыванием, содержащая последовательно соединенные задатчик входного сигнала и первь;й сумматор.,а ЗО также последовательно соединеннь:е первый регулятор, первый усилитель и объект управления, выход которого соединен с вторым входом первого сумматора и вторым сумматором, второй 35 вход которого соединен с выходом второго блока задержки и третьим сумматором, второй вход которого соединен с входом второго блока задержки и соединен с выходом модели объекта, вход которой соединен с выходом первого регулятора, выход первого усилителя через последовательно включенные первый блок задержки, первый интегратор и второй усилитель соеди- нен с первым делителем, второй вход которого соединен с выходом второго интегратора, отличающаяся тем, что, с целью упрощения системы и повьппения точности, в нее дополнительно введены формирователь сигналов уровня ограничения, последовательно соединенные второй регулятор и блок ограничения, а также последовательно соединенные второй делитель и умножитель, второй вход которого соединен с выходом первого блока задержки, а выход — с вторым интегратором, первый и второй входы второго делителя соединены соответственно с выходом второго сумматора и выходом второго блока задержки, выходы формирователя сигналов уровня ограничения соединены с соответствующими входами блока ограничения, выход которого соединен с вторым входом первого усилителя, выход первого делителя соединен с вторым регулятором, а выход третьего сумматора соединен с третьим входом первого сумматора.