Устройство для программного управления и контроля

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении устройств контроля и управления технологическими процессами . Цель изобретения - расширение области применения и повышение быстродействия устройства.Устройство содержит блок 1 памяти микрокоманд, регистр 2 адреса, регистр 3 микро- ёпераций, регистр 4 возврата, второй 5 и первый 6 регистры логических условий , мультиплексор 7 адреса, мультиплексор 8 логических условий, дешифратор 9, шифратор 10, первый 11 и второй 12 триггеры, генератор 13 тактовых импульсов, коммутатор 14, блок элементов И 15 -15 , первый 16, второй 17 и третий 18 элементы И, второй 19 и первый 20 элементы ШШ. 3 ил. 2 табл. с SS ел й/л/

COIO3 СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

574 А1 (l9) (11) (50 4 G 05 В 19/18 23/02

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ »»»» 4

ОПИСАНИЕ ИЗОБРЕТЕНИЯ, К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

В11».- »(. {,. . с (21) 3947571/24-24 (22) 16.08.85 (46) 30.12.86. Бюл. У 48 (72) Г.Н. Тимонькин, В.С. Харченко, В.А. Малахов, С.Н ° Ткаченко, Г.К. Подзолов, Ю.М. Гнедовский .и Н.И. Хлебников (53) 621.503.55 (088.8) (56) Авторское свидетельство СССР

У 962943, кл. G 06 F 9/22.

Авторское свидетельство СССР

У 955057,. кл. G 06 F 9/22, 1982. (54) УСТРОЙСТВО ДЛЯ ПРОГРАММНОГО

УПРАВЛЕНИЯ И КОНТРОЛЯ (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении устройств контроля и управления технологическими процессами. Цель изобретения — расширение области применения и повышение быстродействия устройства. Устройство содержит блок 1 памяти микрокоманд, регистр 2 адреса, регистр 3 микроопераций, регистр 4 возврата, второй

5 и первый 6 регистры логических условий, мультиплексор 7 адреса, мультиплексор 8 логических условий, дешифратор 9, шифратор 10, первый 11 и второй 12 триггеры, генератор 13 тактовых импульсов, коммутатор 14, блок элементов И 15 -15, первый 16, второй 17 и третий 18 элементы И, второй 19 и первый 20 элементы ИЛИ.

3 ил. 2 табл.

1280574

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении устройства контроля и управления технологическими процессами.

Целью изобретения является расширение области применения и повышение быстродействия устройства путем параллельного выполнения основных микропрограмм и контроля непрерывно контролируемых параметров технологических процессов.

На фиг.1 приведена функциональная схема устройства, на фиг.2 — функциональная схема мультиплексора логических условий на фиг.3 — функциональная схема мультиплексора адреса, Устройство содержит (фиг.1) блок

1 памяти микрокоманд со следуюшими выходами: "Старшие разряды микрокоманды" 1,; "Микрооперация" 1 ; "Первая метка 1 Млад<<<ий разряд ад реса 14, Бторая метка 1 ; "Код логических условий" 16, регистр 2 адреса, регистр 3 микроопераций, регистр 4 возврата, второй 5 и первый б регистры логических условий, мультиплексор 7 адреса, мультиплексор 8 логических условий, дешифратор 9,шифратор 10, первый 11 и второй 12 триггеры, генератор 13 тактовых импульсов, с первым 13< и вторым 13 выходами, коммутатор 14, блок элементов

И 15,-15,, первый 16, второй 17 и третий 18 элементы И, второй 19 и первый 20 элементы ИЛИ, входы "Пуск"

21,"Логические условия" 22, "Неава<1 рийные логические условия 22< "Аварийные логические условия 23,

"Код операции" 24, выходы 25 микронопераций, включающие выходы Конец команды" 25<, "Конец прерываний" 25 и "Конец работы" 25g а также выход

"Авария" 26 устройства. предназначен для передачи иа вход рев гистра 2 адреса либо кода операции, поступающего на его первый ипфор:Iaционный Bxop, c входа 2-1 vc cpoécTBB либо адреса очередной микрокоманды, поступающего с выхода 1< блока 1 па40 мяти микрокоманд на его второй информационный вход, а также адреса возврата с выхода регистра 4 возврата, поступающего на его третий н:-.формационный вход, и адреса прерываний с выхода шифратора 10, поступающего на его четвертый информационный вход.

Работа мультиглексора 7 адреса описывается табл,1.

Йульти <лексор 8 логических усло. 50 вий (фиг. :< осуществляет выделение значения < иго логического условия из поступающих на его второй информационный вход„- номер которого указан в коде логических условий, поступаю55 щем на его адресный вход с выхода

1 блока 1 памяти микрокоманд. На первый информационный вход мультиплексора 8 логических условий поступает младший (модифицируемый) развходе.

Мультиплексор 8 логических условий (фиг.2) содержит коммутатор 27, дешифратор 28, элемент И 29.

Мультиплексор 7 адреса (фиг.3) содержит коммутатор 30, дешифратор 31

Блок 1 памяти микрокоманд предназначен для хранения кодов микрокоманд и представляет собой запоминающее устройство статического типа,информация на выходах которого присутствует в течение всего времени наличич адреса микракоманды на его

Регистр 2 адреса предназначен для хранения адреса очередной микрокоманды, который поступает на еги информационный вход с выхода мульти5 плексора 7 адреса. Запись очередного адреса в регистр 2 адреса, осуществляется по заднему фронту первого тактового импульса, поступающего с выхода 13< генератора 13 тактовых

10 импульсов.

Регистр 3 микроопераций предназначен для хранения сигналов микроопераций, поступающих на его инфор15 мационнь и вход с выхода 1< блока 1 памяти микрокоманд. Запись .микроопераций в регистр 3 осуществляется по заднему фронту второго тактового импульса, поступающего на его синхро20 вход с выхода 13 генератора 13 так2 товых импульсов.

Регистр 4 возврата предназначен для хра<<ения и выдачи адреса возврата к основной микропрограмме на мультиплексор 7 адреса после отработки микропрограммы прерываний.

Первый 5 и второй б регистры логических условий предназначены для приема, хранения и выдачи кодов непрерывно контролируемых неаварийных и аварийных логических у пиний соответстненно, Мультиплексор 7 адрес". (фиг.3) 4

Продолжение табл.!

1280574

1 Не используется.

Таблица 1

1 Не используется.

Режим

Дешифратор 9 имеет 2 выходов (К вЂ” число разрядов, определяемое выражением

iод (n+m), 0

0 рокоманд.

А,апач (Х,„, )

A „ä,ö „(X ;)

A нам (Кгл ) 0 0 0 0 1 ряд адреса очередной микрокоманды с выхода 14 блока 1 памяти микрокоманд.

Дешифратор 9 предназначен для селекции по коду с выхода 16 блока памяти 1 микрокоманд типа непрерывно контролируемых логических условий (аварийных и неаварийных) при управляющем сигнале второй метки с выхода

1 блока 1 памяти микрокоманд.

1 Начало работы (очередной команды). Устройство принимает код операции.

0 Выполнение микропрограммы, Текущий адрес из блока 1 памяти мик0 Переход к микроподпрограмме. Адрес микроподпрограммы 30 прерываний с шифратора 10.

0 Выполнение микроподпРогРаммы пре- 35 рываний. Текущий адрес иэ блока 1 памяти.

0 Переход к микроподпрограмме адрес с шифратора 10.

Информационные входы

8 7 6 5 4 3 2 1

0 0 0 0 0 0 0 1

0 0 0 0 0 0 1

0 0 0 0 0 1

1 Не используется, так как к конце микропрограммы должны быть сняты все НКЛУ. где п, m — число аварийных и неаварийных логических условий, проверяемых в ходе реализации микропрограммы).

Выход дешифратора 9 настроен на кодовые комбинации, соответствующие неаварийным и аварийным логическим условиям, Шифратор 10 предназначен для формирования по коду неаварийных логических условий адреса прерывания и записи его в регистр 2 адреса через четвертый информационный вход мультиплексора 7 адреса. Данный узел может быть выполнен на основе микросхемы шифратора К500ИВ165.

Работа шифратора описывается табл. 2, где A „„(X „;, i = 1,8) код начального адреса микропрограммы прерываний по -му неаварийному непрерывно контролируемому логическому условию. ! Таблица 2

Управ- Код ляющий вход б

Продолжение табл. 2

1280574

0 0 0

0 0 1

А„„(Х„) 1 Ада (X„) 0

Aн

A „ä,ö „(X„ ) 0 1 0.....0

0 0....,0

0 0 0 0 0 0 0

Триггер 11 (управления) предназначен для управления работой шифратора 10. 20

Триггер 12 (пуска) управляет работой генератора 13 тактовых импуль-! сов. Он устанавливается в единичное состояние при поступлении единичного сигнала на вход 21 "Пуск" устрой- 25 ства, который соединен с его S-входом, и в нулевое состояние при поступлении на его R-вход через элемент ИЛИ 20 либо сигнала микрооперации "Конец работы" с выхода 25, ре- 30 гистра 3 микроопераций, либо сигналов аварийных логических условий с выхода коммутатора 14.

Генератор 13 тактовых импульсов формирует на первом 13 i и втоРом 13, последовательности сдвинутых друг относительно друга тактовых импульсов, которые обеспечивают синхронизацию работы всех элементов устройcTBB ° формирование последователь- щ ностей импульсов на выходах 13. и

13 генератора 13 тактовых импульсов производится только при наличии единичного сигнала на его входе.

Коммутатор 14 предназначен для проверки значений аварийных логических условий с входа 23 "Аварийные логические условия" устройства. Блок элементов И 15 -15щ предназначен для проверки значений неаварийных логических условий. При проверке последних на соответствующих выходах элементов И блока элементов И 15 —

15,„ формируется код адреса прерывания в случае необходимости выхода на микроподпрограмму прерываний.

Элемент И 16 предназначен для формирования сигнала управления работой триггера 11 (управления) и регистра 4 .возврата.

Для реализации контроля и управления технологическими г.роцессами рассматриваются 1специальные непрерывЪ но контролируемые логические условия, которые подразделяются на неаварийные и аварийные.

Неаварийные логические условия требуют отработки микропрограмм прерываний до выхода усгройства в ре жим "Норма, т . е. и;.яведели я соответствующего котролируемого параметра к нормал;ному значению.

Аварийные логические условия при своем выполнении (равенстве единице) приводят к астапову устройства с выдачей сигнала на выход "Авария" устройства. Если в процессе реализации микропрограммы в формате считанной из блока 1 памяти микрокол<анды присутствуют значения перв ".. и LTo рой меток, то это значит, что реализуемая микрокоманда содержит код непрерывно контролируемого логического условия. По этому коду дешифратор

9 определяет тип непрерывно контролируемого логического условия (неаварийное или аварийное) и подключает в работу rrñðâûé или второй регистр

6 или 5 логических условий в соответствии с типом логических условий. Для проверки непрерывно контролируемых логических условий в формате реализуемой микрокоманды задается их код, помеченный метками с выходов первой метки (+) и второй метки (**) блока памяти микрокоманд:

1280574 (*) (*A) Режим

Снятие непрерывно контролируемых логических условий (НКЛУ) Установка НКЛУ

Стандартный режим (выполнение обычных линейных микрокоманд или микрокоманд ветвления) 10

Не используется

При отработке микроподпрограмм прерывания устройство осуществляет выход иэ второго режима. При выпол- 45 ненни аварийных НКЛУ устройство прекращает работу.

В исходном состоянии все элементы приведены в нуль. Только в разряде микрооперации, соответствующем выходу 25 регистра 3, записана единица. Цепи приведения в исходное условно не показаны.

По сигналу Пуск", поступающему на вход 21 устройства, триггер 12 (пуска) устанавливается в единичное состояние и генератор 13 начинает выработку тактовых сигналов. По первому тактов=му импульсу с выхода 13

Устройство работает в следующих режимах: режим выполнения рабочей микропрограммы, режим отработки прерываний по НКЛУ. 20

В режиме выполнения рабочей микро-. программы возможна реализация линейных микрокоманд, микрокоманд ветвления, постановка и снятие с контроля непрерывно контролируемых логических условий, При выполнении неаварийных НКЛУ устройство переходит к второму режиму работы, предназначенному для отработки микроподпрограммы прерываний до принятия контролируемых параметром нормального значения. При выполнении микроподпрограммы прерываний также возможны случаи реализации линейных микрокоманд и микрокоманд ветвления, постановка и снятие 35 с контроля НКЛУ. Но отработка микропрограммы прерываний в данном случае возможна лишь после получения микрооперации конца прерываний микроподпрограммы отработки прерывания по,40 предыдущему НКЛУ.

1 генератора 13 в регистр 2 заносится код операции с входа 24. Этот код записывается через мультиплексор 7 (через его первый информационный вход) в регистр 2 при разрешающем сигнале с выхода 25 регистра З.По коду, считанному из регистра 2, с блока 1 памяти выбирается микрокоманда.

Режим выполнения рабочей микропрограМмы.

Операционная часть кода реализуемой линейной микрокоманды по заднему фронту второго тактового импульса с-выхода 13, генератора l3 заносится в регистр 3 и на выход 25 устройства. Старшие (немодифицируемые) разряды адреса очередной микрокоманды с выхода 1 блока 1 памяти поступают на соответствующие входы второго информационного входа мультиплексора 7, а младший разряд адреса (см.фиг.2) поступает на соответствующий вход коммутатора 27. При нулевом значении второй метки с выхода 1 блока памяти 1 и нулевом значении кода логических условий с выхода 16 блока 1 памяти на нулевом выходе дешифратора 28 присутствует единиччый сигнал. Младший разряд адреса очередной микрокоманды без изменения с выхода коммутатора 27 мультиплексора 8 поступает на соответствующий вход второго информационного входа мультиплексора 7. По коду адреса, считанному иэ регистра 2 по заднему. фронту очередного первого тактового импульса с выхода 13(генератора 13, из блока 1 памяти 1 выбирается очередная микрокоманда. При реализации всех линейных микрокоманд устройство функционирует аналогично описанному выше алгоритму.

Пусть реализуется микрокоманда условного перехода . Старшие разряды адреса поступают на соответствующие входы второго информационного входа мультиплексора 7. Операционная часть микрокоманды поступает в регистр 3 и на вход 25 микроопераций устройства. Младший разряд адреса очередной микрокоманды поступает на соответствующий вход коммутатора 27 (см. фиг.2). По коду логических условий, записанному в поле (выход 1 ) блока 1 памяти микрокоманд,при нулевом значении второй метки с выхода блока 1 памяти дешифратор 28 с вхо10

25

55

9 !2 да 22 логических условий устройства выбирает значение проверяемого логического условия. Младший разряд адреса модифицируется этим значением логического условия и с выхода коммутатора 27 мультиплексора 8 поступает на соответствующий вход второго информационного входа мультиплексора 7. При проверке обычных микрокоманд ветвления устройство функционирует аналогично описанному выше алгоритму.

Реализуется микрокоманда ветвления с непрерывно контролируемыми логическими условиями. В формате микрокоманды присутствуют сигналы первой и второй меток с выходов 1 и 1 .

Код непрерывно контролируемого логического условия поступает на дешифратор 9. По этому коду при реализующем сигнале на управляющем входе дешифратора 9 с выхода второго элемента И 17 определяется тип непрерывно контролируемого логического условия (неаварийное или аварийное).

Режим отработки прерываний по

ИКЛУ.

При проверке неаварийных логических условий во второй регистр 5 логических условий .записывается код проверяемого условия и хранится в течение всего времени проверки. При необходимости очередного неаварийного логического условия его код также записывается в регистр 5 логических условий. Разрядность регистра 5 равна числу неаварийных непрерывно контролируемых логических условий. По коду, считанному с выходов блока элементов И 15 — 15„,, шифратор 10 формирует адрес микропрограммы прерывания. По адресу, считанному с шифратора 10 через четвертый управляющий вход мультиплексора 7 адреса, при разрешающем сигнале. с выхода элемента ИЛИ 19 формируется адрес первой микрокоманды микроподпрограммы прерываний. Единичный сигнал с выхода элемента И 16 устанавливает триггер

11 в единичное состояние, тем самым снимает сигнал с управляющего входа шифратора 10. Адрес очередной микрокоманды микроподпрограммы прерываний выбирается с блока 1 памяти микрокоманд. При считывании последней микрокоманды микроподпрограммы прерываний по заднему фронту очередного тактового импульса с выхода 13 re80574 10 нератора 13 с выхода 22 считывается сигнал микрооперации "Конец прерываний и поступает на вход третьего элемента И 18. По переднему фронту очередного тактового импульса с выхода 13 генератора 13 через третий г элемент И 18 триггер 11 управления обнуляется, тем самым обеспечивая единичный сигнал на V-âõîäå шифратора 10. Мультиплексор 7 адреса готов принять очередной адрес либо с выхода регистра 4 возврата, либо с выхода шифратора 10 при наличии единичных сигналов с выхода 25, либо с выхода первого элемента И 19 соответственно. Таким образом, обеспечивается выход на основную микро программу или на очередную микроподпрограмму прерываний. При проверке аварийных логических условий с входа 23 и их выполнении с выхода 26 коммутатора 14 считывается сигнал аварии, через элемент ИЛИ 20 поступает на К-вход триггера 12 (пуска) и работа устройства прекращается.Работа устройства прекращается и при выполнении последней микрокоманды микропрограммы при наличии единичного сигнала на выходе 25, конца работы регистра 3 микроопераций.

Формула изобретения

Устройство для программного управления и контроля, содержащее блок памяти микрокоманд, регистр адреса, регистр микрокоманд, первый и второй регистры логических условий, мультиплексор адреса, первый и второй триггеры, коммутатор, блок элементов И, первый, второй и третий элементы И, генератор тактовых импульсов, подключенный первым выходом к первому входу первого элемента И, а вторым выходом — к первому входу второго элемента И, вход "Код операций" устройства соединен с первым информационным входом мультиплексора адреса, подключенного выходом с информационным входом регистра адреса, связанного выходом с входом блока памяти микрокоманд, подключенного выходом "Вторая метка" к второму входу второго элемента И, а выходами "Микрооперация" — к информационнйм входам регистра микроопераций, соединенного выходом с выходом микро. операций устройства, вход "Аварийные логические условия" устройства под! I 280 ключен к информационным входам коммутатора, связанного управляющими входами с соответствующими выходами первого регистра логических условий, а выходом — с входом "Авария" устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения и повышения быстродействия устройства, в него введены регистр возврата, дешифратор, шифратор, !О мультиплексор логических условий, первый элемент ИЛИ и второй элемент ИЛИ, подключенный выходом к второму входу первого элемента И и к первому управляющему входу мультиплексора адреса, соединенного вторыми информационными входами с выходами Старшие разряды микрокоманды" блока памяти, третьими информационными входами — с выходами шифратора и с 0

/ входами второго элемента ИЛИ, а четвертыми информационными входами — с выходами регистра возврата, подключенного синхронизирующим входом к выходу первого элемента И, а также к j: и С-входам первого триггера,уп, равляющим входом — к второму управляющему входу мультиплексора адреса и к соответствующему выходу 11Конец прерываний" регистра микроопераций, ЗО а информационными входами — к входам блока памяти микрокоманд, соединенного выходом Первая метка" с управляющими входами первого и второго

РегистРов логических условий, выхо- 35 дом Младший разряд адреса и выходом Вторая метка" соответственно с первым информационным входом и уп574!

2 равляющим входом мультиплексора логических условий, подключенного вторыми информационными входами к входу логических условий устройства, а ад ресными входами — к выходам кода логических условий блока памяти микрокоманд и к первым входам дешифратора, связанного вторым входом с выходом второго элемента И, а выходами — с соответствующими синхронизирующими входами первого регистра логических условий и второго регистра логический условий, подключенного выходами к первым входам блока элементов И, соединенного вторым входом с входом нНеаварийные логические условия устройства, а выходами— с соответствующими информационными входами шифратора, подключенного управляющим входом к инверсному выходу первого триггера, соединенного

R-входом с выходом третьего элемента И, подключенного первым входом к выходу "Конец прерываний" блока памяти микрокоманд, а вторым входом— к синхронизирующему входу регистра микроопераций и к второму выходу генератора тактовых импульсов, связанного входом с прямым выходом второго триггера, подключенного S-входом к входу "Пуск" устройства, а К-входом— к выходу первого элемента ИЛИ,соединенного первым входом с выходом коммутатора, а вторым. входом — с выходом "Конец работы" регистра операций, подключенного выходом Конец коман- . ды" к третьему управляющему входу мультиплексора адреса.

1280574

Составитель Н. Горбунова

Техред И.Попович Корректор М. Пожо

Редактор И; Рыбченко

Тираж 836 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 7065/52

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная,4