Устройство для сохранения информации в полупроводниковой памяти при аварийном отключении питания

 

Изобретение относится к области вычислительной техники и может был использовано в системах числового программного управления и различных вычислительных комплексах. Цель изобретения - повышение надежности устройства. Устройство содержит основной и резервный 6 источники питания , компаратор 9, буферный формирователь 10, ключ на транзисторе 11, конденсатор 14, диоды 7, 8 и резисторы 12, 13. Устройство содержит адресную шину 1, шину 2 данных, шину 3 управления и питания и запоминающие матрицы 4, имеющие вход 5 режима работы. 1 ил.

СОЮЗ СОВЕТСНИХ

СОО)ИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 С 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3883572/24-24 (22) 12.04.85 (46) 23.01.87. Бюл. И- 3 (72) А.Л. Белогорский, В.Н. Тычинин и А.В. Торопов (53) 681.327(088.8) (56) Авторское свидетельство СССР

В 1173488, кл. G 11 С 29/00, 1983.

Механизация и автоматизация производства, 1981, Я- 11, с. 25.. (54) УСТРОЙСТВО ДЛЯ СОХРАНЕНИЯ ИНФОРМАЦИИ В ПОЛУПРОВОДНИКОВОЙ ПАМЯТИ ПРИ

АВАРИЙНОМ ОТКЛЮЧЕНИИ ПИТАНИЯ

„„SU„„1285537 А1 (57) Изобретение относится к области вычислительной техники и может быть использовано в системах числового программного управления и различных вычислительных комплексах. Цель изобретения — повышение надежности устройства. Устройство содержит основной и резервный 6 источники питания, компаратор 9, буферный формирователь 10, ключ на транзисторе 11, конденсатор 14, диоды 7, 8 и резисторы 12, 13. Устройство содержит адресную шину 1, шину 2 данных, шину 3 управления и питания и запоминающие матрицы 4, имеющие вход 5 режима работы. 1 ил.

1285537

Изобретение относится к вычислительной технике и может быть использовано в системах числового программного управления и различных вычислительных комплексах. 5

Цель изобретения — повышение надежности устройства.

На чертеже изображена функциональная схема устройства.

Устройство для сохранения информации в полупроводниковой памяти при аварийном отключении питания подключается к оперативному запоминающему устройству (ОЗУ), содержащему адреснуюшину 1,шину 2данных, шину3 управле нияи питания изапоминающие матрицы

4, имеющие вход 5 режима работы.

Устройство содержит также резервный источник 6 питания, разделительные элементы, выполненные в виде диодов

7 и 8, компаратор 9, буферный формирователь 10, ключ на транзисторе 11, ограничительные элементы, выполненные в виде первого 12 и второго 13 резисторов, накопительный элемент, выполненный в виде конденсатора 14, один из выводов которого подключен

1к основному источнику питания (не показан), а другой — к шине 15 нулевого потенциала. Устройство имеет функциональные вход 16 и выход 17.

Устройство работает следующим образом.

На выводы питания матриц 4 подается напряжение питания, поступающее от шины 3 или резервного источника 6.

Напряжение U„ источника 6 выбрано несколько меньшим, чем напряжение 40 основного источника питания U, что позволяет при включенном основном питании закрыть диод 7 и подключить матрицы 4 к шине 3 основного питания через диод 8. Одновременно с этим 45 напряжения U и U„ïîäàþòñÿ на входы компаратора 9. Если. выполняется условие U U„, на выходе компаратора 9 устанавливается положительный потенциал, который через резистор 5Q

12 открывает транзистор 11, подключая вывод формирователя 10 к шине

15 нулевого потенциала.

Обращение к матрицам 4 инициируется подачей на функциональный вход 55

16 устройства уровня логического

"О". При этом вывод элемента формирователя 10 подключается к шине 15, что соответствует установлению управляющего сигнала выбора матриц 4. Тем самым разрешается прием алреса с шины 1 и обмен данными с внешним устройством по шине 2 соответственно выбранному режиму работы ОЗУ.

Описанное соответствует нормальной работе устройства при включенном основном питании.

При провале или исчезновении ос новного питания конденсатор 14 разряжается так, что выполняется условие U < Ь . Диод 7 открывается и мат2 рицы 4 запитываются от резервного источника 6. Одновременно срабатывает компаратор 9, запирая транзистор

11 и включая тем самым формирователь

10. Независимо от наличия помех и выбросов на функциональном входе .

16 устройства, обусловленных переходными процессами в шине 3, на функциональном выходе 17 устройства че- рез резистор 13 устанавливается положительный потенциал, соответствующий отсутствию сигнала выбора матриц 4, т.е. полностью исключается возможность ложной записи случайной информации в ОЗУ.

При восстановлении основного питания устройство вновь переходит в нормальный режим работы. При другой полярности управляющего сигнала выбора матриц на функциональном выходе устройства может быть установлен инвертор, включенный по питанию между выходом питания устройства и шиной 15.

Формула изобретения

Устройство для сохранения информации в полупроводниковой памяти при аварийном отключении питания, содержащее основной и резервный источники питания, разделительные элементы, выполненные в виде диодов, одни выводы которых объединены и являются выходом питания устройства, а другие подключены соответственно к резервному и основному источникам питания, накопительный элемент, выполненный в виде конденсатора, один вывод которого соединен с основным источником питания, а другой вывод — с шиной нулевого потенциала, о т л и ч а ющ е е с я тем, что, с целью повышения надежности устройства, в него введены компаратор, буферный формирователь, ограничительные элементы, 1285537

Составитель В.Рудаков

Техред Л.Олейник.

Редактор А. Шишкина

КорректоР А.Обручар

Тирам 589 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 7532/54

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 выполненные в виде резисторов, н ключ на транзисторе, эмиттер которого подключен к шине нулевого потенциала, .база через первый резистор соединена с функциональным выходом компаратора, функциональные входы которого подключены соответственно к основному и резервному источникам питания, а выводы питания компаратора соединены соответственно с выходом питания устройства и шиной нулевого потенциала, коллектор транзистора подключен к одному из выводов питания буферного формирователя, другой вывод питания которого соединен с основным источником питания, функциональные вход и выход буферного формирователя являются соответственно входом и выходом выбора матриц памяти устройства, причем функциональный выход буферного формирователя через второй резистор подключен к выходу питания устройства ° .