Сигнатурный анализатор

 

Изобретение относится к вычислительной технике и может быть использовано в устройствах контроля и диагностики дискретных объектов. Целью изобретения является повышение достоверности контроля за счет обнару женин ложных срабатываний объекта контроля в течение измерительного цикла. Сигнатурный анализатор содержит формирователь сигнатур, блок индикации, формирователь управляющих сигналов, а также блок фиксации ложных срабатываний, содержащий два триггера, элемент И, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, счетчик, элемент задержки и два элемента НЕ. Обнаружение ложных срабатьгоаний осуществляется по следующему алгоритму: постоянство данных или однократные их изменения в интервале времени между двумя тактами расцениваются как истинные данные, а двухкратные и многократные изменения данных в этом интервале расцениваются как ложное срабатывание, 2 ил. с СЛ

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

12 А1 (19) (11) 1 11 4 С 06 Р 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМ У СВИДЕТЕЛЬСТВУ

>. yj (hei

00 Д

Cb

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3959369/24-24 (22) 30.09.85 (46) 30.01.87. Вюл. ¹ 4 (71) Специальное проектно-конструкторское и технологическое бюро реле и автоматики (72) Л.П.Антощенко, А.А.Вдовиченко, А.П.Вишняков и В.В. Перепелица (53) 681.3 (088.8) (56) Авторское свидетельство СССР № 900286, кл. G 06 F 11/32, 1980.

Электроника, 1977, № 5, с.23-33. (54) СИГНАТУРНЬЙ АНАЛИЗАТОР (57) Изобретение относится к вычислительной технике и может быть использовано в устройствах контроля и диагностики дискретных объектов.

Целью изобретения является повышение достоверности контроля за счет обнару жения ложных срабатываний объекта контроля в течение измерительного цикла. Сигнатурный анализатор содержит формирователь сигнатур, блок индикации, формирователь управляющих сигналов, а также блок фиксации ложных срабатываний, содержащий два триггера, элемент И, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, счетчик, элемент задержки и два элемента НЕ. Обнаружение ложных срабатываний осуществляется по следующему алгоритму: постоянство данных или однократные их изменения в интервале времени между двумя тактами расцениваются как истинные данные, а двухкратные и многократные изменения данных в этом интервале расцениваются как ложное срабатывание, 2 ил.!

287162

Изобретение относится к вычислитепьной технике и может быть использовано в устройствах контроля и диагностики дискретных объектов.

Целью изобретения является повышение- достоверности контроля.

На фиг.1 изображена функциональная схема предлагаемого сигнатурного анализатора; на фиг.2 — временные диаграммы работы анализатора.

Сигнатурный анализатор фиг.1) содержит блок 1 индикации, формирователь 2 сигнатур, формирователь 3 управляющих сигналов. Позицией 4 обозначен блок фиксации ложных срабатываний, который содержит элемент

ИСКЛ10ЧА!г1ЩЕЕ ИЛИ 5, счетчик 6, элемент И 7, триггеры 8 и 9, первый элемент HF. 10, элемент 11 задержки, второй элемент HE 12. Внешними входами анализатора являются информационный вход 13, шина 14 логического нуля, шина 15 логической единицы, синхровход 16 и управляющий вход

17 окна измерения.

Временные диаграммы приведенные на фиг.2, имеют следующие позицион— ные обозначения: синхроимпульсы 18 на входе 16; выход 19 второго элемента HE 12; сигналы 20 на информационном входе 13; выход 21 первого триггера 8; выход 22 второго триггера 9; выход 23 элемента И 7; выход 24 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5.

Анализатор работает следующим образом.

Запись данных со входа 13 в анализатор происходит по переднему фронту синхроимпульсов. Данные поступают на первый вход элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 5 и проходят на информационный вход формирователя 2 сигнатур без изменений, если на втором входе элемента 5 присутствует уровень логического нуля. Если на этом входе появится уровень логической единицы, то на информационный вход формирователя 2 сигнатур будут поступать не истинные данные, а инвертированные, т.е. искаженные, и если эти искаженные данные продержатся до прихода синхроимпульса, то искаженная информация запишется в формирователь сигнатур.

Схема блока 4 фиксации ложных срабатываний расценивает постоянство данных или однократные их изменения в интервале времени между двумя тактами как истинные данные, а двухкратные и многократные изменения данных в этом интервале расценивают.г. ся как ложное сраоатывание. Такая селекция производится следующим образом.

„г!анные одновременно с поступлением HB элг мент ИСК !!ЮЧАЮ!!!ЕЕ ИЛИ 5 поступаю на синхровходы первого 8 и второго 9 триггеров, причем на второй триггер через элемент НЕ 10.

Таким образом, первый триггер 8 сра-. батывает от положительного перепада данных (передний фронт), а второй

9 — от отрицательного !задний фронт), Оба триггера устанавливаются B единицу в каждом такте задержанными инвертированными синхрокчпульсами.

Величина задержки этих импульсов определяется временем, необходимым ,цля запи=и данных в формирователь 2 сигнатур, который производит запись данных пэ переднему фронту синхроимпульса. Если в течение времени между тактами не было никаких изменений данньгх, то триггеры находятся в сброшенном состоянии — установлены в "!", при этом на входы элемента

И 7 поступают логические нули, на выходе этой схемы — нуль, и данные, проходя через элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ 5, не искажаются (фиг.2, такт 1)

Если в одном такте произошло однократное изменение данньгх, например, из состояния логического нуля в состояние логической единицы, то по перепаду данных произойдет запись нуля с шины 14 логического нуля в первый триггер 8. В этом случае на одном из входов элемента И 7 появится логическая единица, однако это не приведет к изменению логического уровня на его выходе и в формирователь сигнатур по-прежнему будут поступать истинные данные !фиг.2, такт 3) .

Если в одном такте произошло двухкратное изменение данных, например проскочил короткий импульс (фиг.2, такт 5), то передний фронт этого импульса зафиксируется первым триг— гером 8, а задний фронт зафиксируется вторым триггером 9. При этом на обоих входах элемента И 7 установятся единичные логические уровни, что приведет к появлению единицы на его вьгхоце и на входе элемента ИСКЛЮг!ЛЮЩЕЕ ИЛИ 5, что повлечет за собой

1287162 инвертирование данных. При этом в счетчике 6, подсчитывающем количество сбойных ситуаций, прибавляется единица.

Так как запись в формирователь

2 происходит по переднему фронту синхроимпульсов, а сброс триггеров производится теми же импульсами, но задержанными элементом ll задержки с последующей инверсией на время, гарантирующее запись в формирователь 2, то сначала произойдет запись инвертированных данных, а затем триггеры установятся в исходное единичное состояние, подготовив тем самым схему к новому цик— лу измерений.

55 формулаизобретения

Сигнатурный анализатор, содержащий формирователь сигнатур, формирователь управляющих сигналов и блок индикации, группа входов которого соединена с группой выходов формирователя сигнатур, синхровход и управляющий вход окна измерения анализатора являются соответствующими входами формирователя управляющих сигналов, выход которого соединен с синхровходом формирователя сигнатур, о т л и ч а и шийся тем, что, с целью повышения достоверности контроля, анализатор содержит два триггера, элемент И, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, счетчик, элемент задерж) ки и два элемента НЕ, причем информационный вход анализатора подключен к первому входу элемента ИСКЛЮIA!OIt(EE HJIH, синхровходу первого триггера и через первый элемент HE к синхровходу второго триггера, информационные входы и входы установки в "О" триггеров попарно объединены и подключены к шинам логического ноэля и логической единицы соответ ственно, входы установки в "1" триггеров объединены и через последовательно соединенные элемент задержки и второй элемент HE подключены к синхровходу анализатора, инверсные выходы триггеров соединены с входами элемента И, выход которого подключен к второму входу элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ и к входу счетчика, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с информационным входом формирователя сигнатур.

1287162

Составитель С.Старчихин

Редактор И.Середа Техред Д.Олейник Корректор В, Бутяга

Заказ 7718/52 Тираж 694 Подписное

БНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.ужгород, ул. Проектная, 4