Устройство для контроля логических блоков

 

Изобретение может быть использовано для определения неисправных логических блоков устройств вычислительной техники, автоматики и связи. Цель изобретения состоит в повьшении достоверности контроля, глубины поиска дефекта, а также в повьшении 44производительности труда. Устройство содержит контролируемый блок 1, проверяемый блок (субблок) 2, кросс плату 3, коммутатор 4, первый блок 5сигнатурного анализа, второй блок 6сигнатурного анализа, каждый из которых содержит формирователь 7 сигнатуры , схему сравнения 8, память 9. В данном устройстве происходит одновременный анализ входной и выход-, ной последовательностей,поступающих на проверяемый блок (субблок)- 2, чем достигается повышение достоверности контроля, сокращается число проверок при поиске неисправного блока, исключается необходимость в специальном задатчике тестов. 1 з.п. ф-лы. 1 ил. г (Л Ч« I г 1 1Д| I Ди м1 . I I. .1 I , СО м 4

СОЮЗ СОВЕТСКИХ

СОЦЕЛИСТИЧЕСНИХ

РЕСПУБЛИК (59 4 G 06 F 11/00 .

j Ц Й

) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPGHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3941311/24-24 (22) 05.08.85 (46) 15.06 87 Бюл. В 22 .(72) В.И.Жуков (53) 681.3 (088.8) (56) Авторское свидетельство СССР

Ф 488210, кл. G 06 F 11/00, 1972.

Авторское свидетельство СССР

У 890396, кл.G 06 F 11/00; 1980. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ (57) Изобретение может быть использовано для определения неисправных логических блоков устройств вычислительной техники, автоматики и связи.

Цель изобретения состоит в повышении достоверности контроля, глубины поиска дефекта, а также в повышении

„„SU„„1317440 А1 производительности труда. Устройство содержит контролируемый блок 1, проверяемый блок (субблок) 2, кросс плату 3, коммутатор 4, первый блок

5 сигнатурного анализа, второй блок

6 сигнатурного анализа, каждый из которых содержит формирователь 7 сигнатуры, схему сравнения 8, память

9. В данном устройстве происходит одновременный анализ входной и выход-, ной последовательностей, поступающих на проверяемый блок (субблок) 2, чем достигается повышение достоверности контроля, сокращается число проверок при поиске неисправного блока, исключается необходимость в специаль- с ном задатчике тестов. 1 s.ï. ф-лы, З

1 ил.

7440

1 131

Изобретение относится к автоматике. связи и вычислительной технике и может быть использовано для контроля лргических блоков (субблоков) дискретных устройств и аппаратов.

Цель изобретения — повышение достоверности контроля.

На чертеже приведена структурная схема предложенного устройства.

Схема содержит контролируемый блок 1,-проверяемый блок (субблок)

2, кросс-плату 3, коммутатор 4, первый блок 5 сигнатурного анализа, второй блок 6 сигнатурного анализа, каждый из которых содержит формирователь 7 сигнатуры, схему 8 сравнения, память 9. Кроме того, на схеме показаны дешифратор 10,блок 11 индикации и распределитель 12 импульсов.Дешифратор 10 выполнен на двух элементах И-НЕ 13 и повторителе 14.

Устройство для контроля логических блоков работает следующим образом.

На контролируемом блоке с помощью органов управления 1 устанавливают режим "Самоконтроль". Если таковых нет, то необходимые тестовые воздействия подаются от внешних средств, например от установки тестового контроля УТК-2. Коммутатором 4 входные сигналы раздельно подключаются к информационным входам блока 5, а выходные сигналы блока (субблока)

2 раздельно подключаются к информационным входам блока 6. Оператор с помощью органов управления распределителя 12 устанавливает продолжительность контроля блока (субблока)

2. Затем на распределитель 12 поступают сигналы "Нач.уст. и тактовая частота. Тактовая частота поступает также на формирователь 7 сигнатуры блоков 5 и 6, в которых обрабатываются поступающие входные и выходные сигналы проверяемого блока (субблока 2). Выходные сигналы формировате— ля 7 блока 5 поступают на первую группу входов схемы 8 сравнения. На вторую группу входов схемы 8 сравнения поступают сигналы от памяти 9, которые представляют собой эталонные значения остатков .(их получают путем предварительно проводимого моде- лирования работы блока (субблока) 2).

По истечении времени проверки блока (субблока) 2 от распределителя 12 на память 9 поступает сигнал "Чтение", а на схемы 8 сравнения — сигнал

"Опрос". Выходные сигналы с выходов схем 18 сравнения поступают на входы дешифратора 10, который при наличии правильных входной и выходной сигнатур формирует сигнал Норма", а при правильной входной и неправильной выходной сигнатурах — сигнал "Дефект", т.е. указывает на неисправность конкретного блока (субблока)

2. Этим повышается глубина поиска дефекта и:вследствие:. однозначности результата проверки — производительность. При неправильной входной сигнатуре формируется сигнал "Дефект по входу", например, иэ-за неисправности жгута. Кроме того, исключается факт установления неисправности исправного блока (субблока) 2, на вход которого поступает неправильная последовательность входных сигналов.

Формула изобретения

l.Óñòðîéñòâî для контроля логичес-. ких блоков, .содержащее первый блок сигнатурного анализа, коммутатор и распределитель импульсов, причем вход начальной установки .и синхровход устройства соединены с одноименными входами первого блока сигнатурного анализа и распределителя импульсов, первый и второй выходы которого . соединены с входами чтения и опроса первого блока сигнатурного анализа, отличающееся тем, что, с целью повышения достоверности контроля, в него введены второй блок сигнатурного анализа и дешифратор, причем информационные входы первого и второго блокбв сигнатурного анализа через коммутатор соединены соответственно с входами устройства для подключения выходных и входных контактов контролируемого блока, выходы первого и второго блоков сигнатурного анализа соединены с входами дешифратора, выходы которого являются соответственно выходами "Норма, Дефект", Дефект по входу устройства, вход начальной установки и синхровход второго блока сигнатурного анализа соединены с одноименными входами устройства, входы чтения и опроса второго блока сигнатурного анализа соединены соответственно с первым и вторым выходами распределителя импульсов.

1317440

Составитель И.Хазова

Техред В.Кадар

Редактор А.Маковская

Корректор С.Черни

Заказ 2425/44 1ираж 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно- полиграфическое предприятие, г.ужгород, ул.Проектная, 4

2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок сигнатурного анализа содержит формирователь сигнатуры, память и схему сравнения, причем информационные входы, синхровход и вход .начальной установ ки формирователя сигнатуры являются одноименными входами блока, выходы формирователя сигнатуры и памяти соединены соответственно с первой и второй группами входов схемы сравнения, разрешающий вход и выход кото5 рой являются соответственно входом опроса и выходом блока, вход чтения памяти является одноименным входом блока,