Сигнатурный анализатор для контроля цифровых блоков

 

Изобретение относится к вычислительной технике и может быть использовано в автоматизированных комплексах проверки сложных логических блоков широкой номенклатуры. Цель изоб1112 « 1-1 1 f V w./ ретения - расширение функциональных возможностей за счет обеспечения выдачи на контролируемый блок произво-- льных тестов большой длины с возможностью их зацикливания и программного управления длительностью. Анализатор содержит блок 1 управления, задатчик 2 тестов, блок 3 преобразования тестов , мультиплекстор 4, блок 5 сжатия информации, буферный регистр 6. В устройстве имеется возможность оперативно изменять вьщачу определенного фрагмента теста. 1 з.п. ф-лы, 3 ил. А s (Л i б 4 1:4 со о QD О ьо О5

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 С 06 F 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPGHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3753984/24-24 (22) 14.06.84 (46) 07.05.87. Бюл. ¹ 17 (72) В.А.Кулида, В.М.Кулида, Н.В.Косинов и В.Н. Куценко (53) 681.3 (088.8) (54) СИГНАТУРНЫЙ АНАЛИЗАТОР ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ БЛОКОВ (57) Изобретение относится к вычислительной технике и может. быть использовано в автоматизированных комплексах проверки сложных логических блоков широкой номенклатуры. Цель изобÄÄSUÄÄ 1309026. А 1 ретения — расширение функциональных возможностей за счет обеспечения выдачи на контролируемый блок произво-" льных тестов большой длины с возможностью их зацикливания и программного управления длительностью. Анализатор содержит блок 1 управления, задатчик

2 тестов, блок 3 преобразования тестов, мультиплекстор 4, блок 5 сжатия информации, буферный регистр 6. В устройстве имеется возможность оперативно изменять выдачу определенного фрагмента теста. 1 з.п. ф-лы, 3 ил.

6 2

5 сжатия информации от ЦВМ не показаны).

На вход 12 пуска иэ ЦВМ выдается сигнал "Пуск"„ Вычитающий счетчик 16 сбрасывается коротким импульсом с выхода формирователя 17 импульсов (цепь сброса не показана). В счетчики 20 и 21 записывается соответственно начальный адрес фрагмента теста и число адресов в фрагменте. При этом импульсы тактового генератора 18 через разрешенный элемент И 22 и формирователь

24 импульсов поступают на суммирующий вход счетчика 20, на выходе которого формируется адрес, поступающий на задатчик 2 тестов. С выходов задатчика 2 тестов информация, содержащая адрес первого кольцевого счетчика 15 и соответствующую тестовую информацию, поступает соответственно на группы адресных входов демультиплексора 14 и информационных входов параллельной записи кольцевых счетчиков 15.

Строб с первого выхода демультиплексора 14 осуществляет запись информации в первый кольцевой счетчик 15.

Аналогично заносится информация во все кольцевые счетчики 15, число которых определяется числом входов контролируемого цифрового блока. Таким же образом в счетчик 16 записывается число тактов, в течение которых кольцевые счетчики 15 работают в режиме сдвига и с их выходов тестовая информация через буферный регистр 6 поступает на входы контролируемого блока.. В режиме записи информации в кольцевые счетчики 15 информация в буферный регистр 6 не заносится, что исключает появление случайных тестовых наборов на входах контролируемого блока.

После записи в счетчик 16 числа тактов на выходе задания режима блока

3 преобразования тестов формируется команда, которая запрещает блоку 1 управления перебор адресов задатчика

2 тестов и переключает кольцевые счетчики в режим сдвига записанной в них информации.

Блок 3 преобразования тестов со-держит демультиплексор 14,„ кольцевые счетчики 15 и вычитающий счетчик 16.

Блок 1 управления содержит формирователь 17 импульсов, генератор 18 тактовых импульсов, элемент НЕ 19, счетчики 20 и 21, элементы И 22 и 23, формирователь 24 импульсов, формирователь 25 синхросигналов.

Устройство работает следующим образом.

Из процессора ЦВМ через входы 10 записи теста в задатчик 2 тестов загружается тестовая и служебная информация.

На входах 11 задания фрагментов устанавливается информация о начальном адресе фрагмента и количестве адресов в нем.

Программируемый мультиплексор 4 соединяет вход блока 5 сжатия информации с требуемым выходом контролируемого блока.

Блок 5 сжатия информации устанавливается в начальное состояние, задается временной интервал анализа.(цепи управления мультиплексором 4 и блоком

Запись информации в кольцевые счетчики 15 производится на максимальной частоте, а сдвиг информации и запись тестовых наборов в буферный регистр

6 — на программируемой частоте, значение которой выбирается в соответствии с объектом контроля.

1 130902

Изобретение относится к вычислительной и контрольно-измерительной технике и может быть использовано в автоматизированных комплексах проверки сложных логических блоков широкой номенклатуры.

Цель изобретения — расширение функциональных возможностей за счет обеспечения выдачи на контролируемый блок произвольных тестов большой дли- 1ц

HbI с возможностью их зацикливания и программного управления длительностью.

На фиг.I показана функциональная схема сигнатурного анализатора для контроля цифровых блоков; на фиг.2— функциональная схема блока преобразования тестов; на фиг.3 — функциональная схема блока управления.

Сигнатурный анализатор для контроля цифровых блоков (фиг.1) содержит блок 1 управления, задатчик 2 тестов, блок 3 преобразования тестов, мультиплексор 4, блок 5 сжатия информации, буферный регистр 6, информационные выходы 7, информационные входы 8 и выходы 9 для подключения соответственно выходов и входов контролируемого цифрового блока, входы 10 записи теста, входы 11 задания фрагмента, вход 12 пуска, выход 13 конца фрагмента.

1309026 4 расширения функциональных возможностей за счет обеспечения выдачи на я контролируемый блок произвольных тестов большой длины с возможностью их

После отработки требуемого числа тактов в режиме сдвига на выходе за дания режима счетчика 16 формируетс команда, которая переводит блок 1 управления в режим перебора адреса задатчика 2 тестов, а кольцевые счетчики 15 — в режим записи информации.

Этот процесс повторяется до обнуления счетчика 21.

Нулевой уровень на выходе 13 конца!О фрагментов свидетельствует об окончании отработки заданного фрагмента теста и блокирует работу устройства до получения от ЦВМ новой команды "Пуск".

Одновременно с выдачей теста про- 15 изводится формирование сигнатуры контролируемого выхода в блоке 5 сжатия информации по сигналам с выхода синхронизации блока 1 управления. Полученная сигнатура через информационные20 выходы 7 анализатора поступает в ЦВМ, где производится сравнение полученной и эталонной сигнатур.

Процесс контроля заканчивается после определения сигнатур на всех выходах контролируемого цифрового блока. изобретения

Формула

1. Сигнатурный анализатор для контроля цифровых блоков, содержащий блок управления, задатчик тестов, блок преобразования тестов, мультиплексор и блок сжатия информации, информационный вход которого соединен с выходом мультиплексора, выход задания. режима блока преобразования тестов соединен с соответствующим входом блока управления, выходы записи, сдви40 га и стробирования которого соединены с соответствующими входами блока преобразования тестов, группы адресных и информационных входов которого соединены с группами соответствующих вы-45 ходов задатчика тестов, группа адресных входов которого соединена с группой соответствующих выходов блока управления, выход синхронизации которого соединен с входом синхронизации 50 блока сжатия информации, группа выходов которого является группой информационных выходов анализатора, группа, информационных входов мультиплексора является группой информационных вхо- 55 дов анализатора для подключения Bblxoдов контролируемого блока, о т л и— ч а ю шийся тем, что, с целью зацикливания и программного управления длительностью, анализатор содержит буферный регистр, группа информационных входов которого соединена с группой информационных выходов блока преобразования тестов, стробирующий вход которого объединен со стробирующим входом буферного регистра, группа выходов которого является группой информационных выходов анализатора для подключения входов контролируемого блока, группа информационных входов задатчика тестов является группой входов записи теста анализатора, группа входов начального адреса и числа адресов блока управления образует группу входов задания фрагмента анализатора, вход пуска и выход конца фрагмента блока управления являются соответствующими входом и выходом анализатора, блок. преобразования тестов содержит вычитающий счетчик, демультиплексор и группу кольцевых счетчиков, синхровходы параллельной записи которых соединены с соответствующими выходами демультиплексора, последний выход которого соединен с синхровходом параллельной записи вычитающего счетчика, выходы кольцевых счетчиков образуют группу информационных выходов блока преобразования тестов, синхровходы сдвига кольцевых счетчиков объединены и являются входом сдвига блока преобразования тестов, группы информационных входов кольцевых счетчиков и вычитающего счетчика объединены и образуют группу информационных входов блока преобразования тестов, входы управления режимом кольцевых счетчиков объединены и подключены к выходу переполнения вычитающего счетчика и образуют выход задания режима блока преобразования тестов, вход вычитания вычитающего счетчика является входом стробирования блока преобразования тестов, группа адресных входов и вход записи демультиплексора являются соответствующими входами блока преобразования тестов.

2. Анализатор по п.1, о т л и ч аю шийся тем, что блок управления содержит генератор тактовых импульсов, два счетчика, два формирователя импульсов, формирователь синхросигналов, на 2 аО

Фиг. 2

Составитель С.Староихин

Техред В.Кадар Корректор А.Тяско

Редактор Н.Тупица

Заказ 1799/41 Тираж 673 Подписное

BHKGIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

5 130902 два элемента И и элемент НЕ, причем группа информационных входов параллельной записи первого счетчика является группой входов начального адреса блока, вход сложения первого счетчика 5 соединен с входом вычитания второго счетчика, с выходом второго формирователя импульсов и является выходом записи блока, синхровходы счетчиков объединены и соединены с выходом пер- 10 вого формирователя импульсов, группа выходов первого счетчика является группой адресных выходов блока, группа информационных входов параллельной записи второго счетчика является груп-15 пой входов числа адресов блока, выход переполнения второго счетчика соединен с первыми входами первого и вто6 6 рого элементов И и является выходом конца фрагмента блока, вход пуска блока соединен с входом первого формирователя импульсов и с вторыми входами первого и второго элементов И, третьи входы которых объединены и подключены к выходу генератора тактовых импульсов, вход режима блока соединен с входом элемента НЕ и четвертым входом второго элемента И, выход элемента HE соединен с четвертым входом первого элемента И, выход которого соединен с входом второго формирователя импульсов, выход второго элемента И соединен с входом формирователя синхросигналов, выходы сдвига, стробирования и синхронизации которого являются соответствующими выходами блока.