Умножитель импульсов
Изобретение относится к области, вычислительной техники и может быть использовано в вычислительных устройствах . Целью изобретения является расширение области пр1п-1енения за счет возможности умножения на любое число из натурального ряда чисел. Умножитель импульсов состоит из младших разрядов, старших разрядов, триггеров, элементов И, элементов ИЛИ, блоков межразрядного переноса, первого и второго информационных входов. Устройство содержит шины управления, сложения, вычитания, вход, выходы разрядов, шины логического нуля и логической единицы. Блок межразрядного переноса выполнен на двух элементах И, трех элементах НЕ и коммутаторе. 3 ил. 4 табл.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН
Al (19) (11) (g1) g Н 03 К 23/00
ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ
H А ВТОРСИОМ У СВИДЕТЕЛЬСТВУ (21) 3766310/24-24 (22) 20.07.84 (46) 23.02.87.Бюл. 9 7 (72) 1).К.Задерихин (53) 621. 374.3 (088.8) (56) Авторское свидетельство СССР
Р 563726> кл. Н 03 К 23/00, 04.11.75.
Авторское свидетельство СССР Р 1001485, кл. Н 03 К 23/00, 12.10.85. (54) У11НОЖИТЕЛЬ 1ИПУЛЪСОВ (57) Изобретение относится к области. вычислительной техники и может быть использовано в вычислительных устройствах. Целью изобретения является расширение области применения за счет возможности умножения на любое число из натурального ряда чисел.
Умпожитель импульсов состойт из младших разрядов, старших разрядов, триггеров, элементов И, элементов
ИЛИ, блоков межразрядного переноса, первого и второго информационных входов. Устройство содержит шины управления, сложения, вычитания, вход, выходы разрядов, шины логического нуля и логической единицы. Блок межразрядного переноса выполйен на двух элементах И, трех элементах НЕ и коммутаторе. 3 ил. 4 табл.
1292176
Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах, предназначенных для выполнения операции подсчета числа импульсов с одновременным умножением результата на произвольное, наперед заданное число.
Цель изобретения — расширение области применения за счет обеспечения возможности умножения на любое число натурального ряда чисел.
На фиг.l изображена .функциональная схема умножителя импульсов; на фиг.2 — функциональная электрическая схема устройства межразрядного переноса; на фиг.3 — временная диаграмма работы умножителя импульсов.
Устройство содержит младшие. разряды 1, старшие разряды 2, триггеры 3, элементы И4, элементы ИЛИ 5, блок 6 межразрядного переноса, первый 7 и второй 8 информационные входы устройства, шину 9 управления, 25 шину 10 вычитания, шину 11 сложе- ния, выходы 12 — 16 устройства, вход 17. Блок б межразрядного переноса выполнен на первом и втором элементах И 18 и 19, трех элементах
НЕ 20-22, коммутаторе 23. Устройство содержит шину 24 логической "1" и шину 25 логического "О".
Устройство работает следующим образом.
Состояние коммутатора 23 (настрой- 35 ка) определяется кодами на его шинах 9 управления.
Настройка коммутатора 23 блока б межраэрядного переноса в зависимос,ти от заранее задаваемых значений 40 козффициентов умножения производится для положительных коэффицчентов умножения в соответствии с табл.1, а для отрицательных — в соответствии с табл.2. 45
Методом математической индукции табл.1 и 2 распространяются на любое количество строк (т.е. коэффициентов умножения). Из табл.1 и 2 видно, что для любой строки, которая в свою очередь соответствует выбранному коэффициенту умножения, существует разряд, после которого настройка последующих разрядов коммутаторов 23 постоянная и равная 2 для положитель-55 ных коэффициентов умножения и 5 для отрицательных.
Учитывая, что эта настройка соответствует реализации функции х; а; для положительных коэффициентов умножения (см.табл.З) и х; а — для отрицательных, очевидно, что для всех старших разрядов умножителя импуль- 1 сов блок 6 межразрядного переноса реализуется элементами И.
Операция установки кодов управления заключается в подаче управляющих сигналов на шины 9 управления, задаю-. щих настройку блоков 6 межразрядного переноса.
Операция подачи входных импульсов заключается в подаче на вход 17 пачки пересчитываемых импульсов,а на шину ll (или шину 10) — команды, определяющей знак пересчета (сложение или вычитание) .
Операция считывания результата заключается в готовности выходов 1216 и передаче результатов счета.
Бремена U — Uö определяют длительность циклов счета при умножении на коэффициенты К, — К (значения коэффициентов любые из ряда натуральных чисел).
Времена,, t, ty определяют затухание переходного процесса S элементах устройства и выбирают в зависимости от элементной базы, на которой построен умножитель импульсов.
Время t определяется количеством и частотой выходных импульсов, поступающих на вход 17.
Время „ выбирается произвольно и определяется интервалом между соседними циклами счета.
Работу умножителей импульсов рассмотрим на. примере режима умножения на -5. В этом случае на шину 9 управления должны подаваться следующие управляющие сигналы:
Первый разряд -1
Второй разряд -2
Третий разряд -3
Четвертый разряд -4
Пятый разряд и все последующие разряды -5
В соответствии с табл.3 фунции . межразрядных переносов имеют вид:
Для первого разряда 1
Для второго разряда х; а;
Для третьего разряда х,. а
Для четвертого разряда х; а.
Для пятого и всех последующих х; а;
Для рассматриваемого случая состояния умножителя импульсов описывает табл.4.
1292176
Т а б л и ц а !
Разряды условных функций переключения
Коэффициент умножения
Х, Х, 1
2 2 2 2
1 2
2 2 2 2
0 1
3 2 2 2
1 4
2 2
0 0
4 3
2 2
1 2
Иэ табл.4 следует, что умножитель импульсов проводит умножение каждого очередного импульса, поступающего на вход 7, на коэффициент — 5 и суммирует результат, 5
Формула изобретения
Умножитель импульсов, содержащий в каждом младшем разряде блок ггежразрядного переноса, выполненный на элементах НЕ, элементах И и коммутаторе, выходы первого и второго элементов И соединены непосредственно с соответствующими первыми и через первый и второй элементы НЕ с соответствующими вторыми входами коммутатора, выход третьего элемента НЕ подключен к первому входу второго элемента И, и в каждом разряде 20 триггер, счетный вход которого является входом умножения, прямой выход триггера в каждом младшем разряде подключен к пЕрвому входу первого элемента И и входу третьего
25 элемента НЕ блока межразрядного переноса следующего младшего разряда, в каждом старшем разряде содержит элемент И, прямой выход триггера предыдущего старшего разряда соединен с первым входом элемента И последующего разряда, управляющий вход коммутатора блока межразрядного переноса является управляющим входом умножителя, выход коммутато- 35 ра блока межразрядного переноса . каждого младшего разряда соединен с управляющим входом триггера того же младшего разряда и вторыми входами первого и второго элементов И 40 блока межразрядного переноса следующего младшего разряда, выход коммутатора блока межразрядного переноса последнего младшего разряда подключен к второму входу первого элемента
И первого старшего разряда, первый и второй информационные входы коммутатора блока межразрядного переноса являются соответственно входами логической единицы и логического нуля умножителя, отличающийся тем, что, с целью расширения области применения за счет обеспечения возможности умножения на любое число из натурального ряда чисел, в него введены в каждый старший разряд второй элемент И и элемент ИЛИ, выход которого соединен с управляющим входом триггера этого старшего разряда и вторым и первым входамн соответственно первого и второго элементов И следующего старшего разряда, выходы которых подключены соответственно к первог,у и второму входам элемента 1ПБ1 своего старшего разряда, инверсный выход триггера старшего разряда соединен с вторым входом второго элемента И последующего старшего разряда, третьи входы первого и второго элементов И старших разрядов являются соответственно входами сложения и вычитания умножителя, первые входы первого и второго элементов И первого младшего разряда объединены и являются первым информационным входом умножителя, второй вход первого элемента И и вход третьего элемента НЕ первого млацшего разряда объединены и являются вторым информационным входом умножителя.!
292176
5 6
Продолжение табл.!
Коэффициент умножения
Разряды условных Функций переключения
К, К, XI
0 1 4
3 2 2
1 4 5 3 2 2
0 0 0 1 2 2
1 2 2 4 3 2
0 1 2 4
1 4 3 4
О О 4 5
1 2 4 5
О. 1 4 5
3 2
3 2
3 2
Ф
3 2
3 2
1 4 5 5 3 2
0 0 0 О 1 2
I 2 2 2 4 3
17 ь
О 1 2 2 4
19
21
23
25
27
30
3l
1 4 3 2
0,0 1 2
1 2 4 3
О 1 4 3
1 4 5 . 3
О О О 1
1 2 2 4
О 1 2 4 ! 4 3 4
0 О 1 4
1 2 4 5
О 1 4 5
1 4 5 5
0 О 0 О
4 3
4 3
4 3
5 3
5 3
5 3
5 3
5 3
5 3
5 3
О !
1292! 76,.
Т а б л и ц а 2
Коэффициент умножения
5 55 5
5 5
5 5
5 5
5 5
5 5
5 5
4 5
4 5
4 5
4 5
4 5
4 5
1 5
0 1
1 3
0 0
0 1
1 3
0 0
0 1 5
-10
-11 °
1 3
-12
0 0
1 5
-13
-14
О. 1
2 4 5
-15
0 0
-16
1 5
3 4
3 4
3 4
3 4
3 4
3 4
3 4
3 4
2 4
2 4
2 4
2 4
2 4
2 4
-17
0 1
1 3
-19
-20
0 0
-21
1 5
0 1
-22
-23
1 3
-24
0 0
1 5
-25
-26
-27
-28
-29
-30
3 2
-31
2 4
0 1
-32
0
Разряды условных функций переключения ! (.
1292176
Та блица 3
Ло r ич ес к ая функ ция на выходе коммутатора
0 х, а; х, а,.
Выход умножителя импульсов
Двоичный код (выход счетных триггеров) пульса
4-й 3-й 2-й 1 — и разряд разряд разряд разряд
0
0
11
Порядковый номер входного имСостояние коммутатора
Таблица 4
Десятичный код
1 2921 7 6
25 лее "0"
N ло
17 Хс
Усманов кодЫ уп летяще
Подача о выл имбо соЯ
Счмоъ4а релульюа
7 о
Составитель О.Тюрина
Редактор С.Пекарь Техред, H.Ïîäîâèö Корректор А.Зимокосов
Заказ 286/58 Тираж 90? Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, 11осква, Ж-35, Раушская наб., д.4/5
Производственно-полиграфическое предприятие. r.Óæãoðoä, ул. Проектная, 4
