Микропрограммное устройство управления

 

Изобретение относится к вычислительной технике и может использоваться в микропроцессорных системах с микропрограммным управлением. Цель изобретения - увеличение быстродействия устройства. Устройство содержит регистр 1 адреса, блок 2 памяти микрокоманд , коммутатор 3, блок 4 проверки условий, схему 5 сравнения, генератор 6. Цель достигается за счет того, что при безусловных переходах поле кода логического условия микрокоманд кодируется одинаково с полем старшей части адреса. В этом случае схема 5 сравнения вырабатывает сигнал , по которому генератор 6 формирует синхроиь-тульсы с укороченным периодом следования. 2 ил. ё

СОКИ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) (51) 4 С 06 F 9/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ (21) 3949073/24-24 (22) 05.07.85 (46) 07.03.87. Бюл. 11 9

Признака

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОИ:НОМЪ(СВИДЕТЕЛЬСТВУ (72) Г.В.Галкин, Л.Д.Минутин и О.О.Попов (53) 681.325(088.8) (56) Майоров С.А., Новиков Г.И. Принципы организации цифровых машин.

Л.: Машиностроение, 1974, с. 219, рис. 6.12.

Майоров С.А., Новиков Г.И. Структура электронных вычислительных машин. — Л.: Машиностроение, 1979, с, 314, рис. 10.4, (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ (57} Изобретение относится к вычислительной технике и может использоваться в микропроцессорных системах с микропрограммным управлением. Цель изобретения — увеличение быстродействия устройства. Устройство содержит регистр 1 адреса, блок 2 памяти микрокоманд, коммутатор 3, блок 4 проверки условий, схему 5 сравнения, генератор 6. Цель достигается эа счет того, что при безусловных переходах поле кода логического условия микрокоманд кодируется одинаково с полем старшей части адреса. В этом случае схема 5 сравнения вырабатывает сигнал, по которому генератор 6 формирует синхроимпульсы с укороченным периодом следования ° 2 ил.

1 129539

Изобретение относится к вычислительной технике, в частности к микропроцессорам с микропрограммным управлением.

Целью изобретения является повышение быстродействия устройства.

На фиг.I представлена функциональная схема предлагаемого устройства; на фиг.2 — алгоритм функционирования устройства. !О

Устройство (фиг.I) содержит регистры 1 адреса, блок 2 памяти микрокоманд, коммутатор 3, блок 4 проверки условий, схему 5 сравнения, генератор 6. В блок 4 проверки условий входит дешифратор 7, блок 8 элементов И, элемент ИЛИ 9 и инвертор 10.

Устройство работает следующим образом.

В исходном состоянии регистр 1 ад- 20 реса обнулен — по нулевому адресу из блока 2 памяти микрокоманд выбирается начальная микрокоманда программ.

С момента ее выборки начинаются три процесса: прохождение информации че25 рез коммутатор 3 с одной из групп его входов, дешифрация кода управления в блоке 4 проверки условий и сравнение на равенство кодов соответственно поля старшей части адреса

А, и поля логического условия (УСОП) в схеме 5 сравнения. Далее в зависимости от результата сравнения в схеме 5 алгоритм реализуется по одной из двух веток в зависимости от вида— условного или безусловного — перехода к следующей микрокоманде.

Рассмотрим случай безусловного перехода.

Адрес следующей микрокоманды записывается в поле младшей части адреса

А „ и в поле А ° Кроме того, поле

УСОП кодируется одинаково с полем

А,, что возможно, так как при безусловных переходах поле УСОП свободно от своих прямых обязанностей. В результате схема 5 выдает сигнал логической "1", идентифицирующий равенство А„ = УСОП, т.е. безусловный переход. По этому сигналу генератор 6 без задержек вырабатывает импульс на регистр 1 адреса, в котором фиксируется следующий адрес микрокоманды.

Благодаря равенству А = УСОП безразлично, какое из плеч коммутатора

3 открыто, т.е. состояние блока 4 здесь значения не имеет и задержка на прохождение сигнала через блок 4

2 2 в длительность такта с безусловным переходом не входит. Кроме того, обеспечивается параллельное прохождение сигнала через коммутатор 3 со срабатыванием схемы 5 и генератора

6: в длительность указанного такта вхоцит либо задержка в коммутаторе

3, либо задержка в схеме 5 и генераторе 6 (наибольшая из них). Распараллеливание этих процедур также увеличивает быстродействие при безусловных переходах.

При условных переходах в поле

УСОП кодируется условие, по состоянию которого происходит переход. В поля А и А„„ заносится один из возможных адресов перехода, который выбирается так, чтобы код А не был равен коду УСОП. С момента появления микрокоманды код УСОП начинает дешифроваться дешифратором блока 4. Параллельно схема 5 анализирует коды А ст и УСОП и вырабатывает сигнал логического "0" (A, ф УСОП, условный переход). По этому сигналу генератор

6 с задержкой формирует синхроимпульсы. Задержка определяется прохождением сигнала через элементы И 8, элемент ИЛИ 9, инвертор 10 и коммутатор 3. Блок 4 выдает на выходы состояние, зависящее от состояния рассматриваемого условия. В результате через коммутатор 3 пропускается код либо с первого, либо с второго плеча и в регистр записывается либо код

А с, Амл либо код УСОП Амл Таким образом, в зависимости от состояния условия при условном переходе формируется один из двух возможных кодов адреса следующей микрокоманды. В длительность указанного такта входят задержки в блоке 4, коммутаторе 3, регистре 1, блоке 2 памяти, т.е. он равен такту известного устройства (и условного, и безусловного)..

Формула изобретения

Микропрограммное устройство управления, содержащее блок памяти микрокоманд, регистр адреса, коммутатор, блок проверки условий, первая группа входов которого является входами логических условий устройства, первый и второй выходы блока проверки условий соединены соответственно с первым и вторым управляющими входами коммутатора, о т л и ч а ю щ е е с я

1295392

Составитель В.Криворучко

Техред Л.Сердюкова Корректор В.Бутяга

Редактор И.Шулла

Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. а/5

Заказ б18/55

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 тем, что, с целью повышения быстродействия устройства, в него введены схема сравнения и генератор импульсов, причем выходы поля адреса младших разрядов блока памяти микрокоманд соединены с информационными входами младших разрядов регистра адреса, выходы младших и старших разрядов которого соединены с адресными входами одноименных разрядов блока 10 памяти микрокоманд, выходы поля адреса старших разрядов которого соединены с первой группой информационных входов коммутатора и первой группой входов схемы сравнения, вторая группа входов которой, вторая группа информационных входов коммутатора и вторая группа входов блока проверки условий соединены с выходами поля условия блока памяти микрокоманд, выход поля микроопераций которого является выходом устройства, выход схемы сравнения соединен с входом задания режима генератора импульсов, выход которого соединен с синхровходом регистра. адреса, информационные входы старших разрядов которого соединены с выходами коммутатора.