Устройство для алгебраического вычитания

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в арифметических устройствах электронных цифровых вычислительных машин| и в цифровых измерительных приборах. Цель изобретения - упрощение устройства. Устройство для алгебраического вычитания содержит сумматор 1, два блока.3 и 5 инвертирования, два элемента 7.и 8, три элемента ИСКЛЮЧМЩЕЕ ИЛИ 10- 12, элемент НЕ 13. 2 ил. -об сл с в тг J6

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) (584 С 06 F 7 50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPbFMA

К АВТОРСКОМУ СВЩ ЕТЕЛЬСТВУ (21) 3971347/24-24 (22) 29.10.85 (46) 15.03.87. Бюл. В 10

:(72) В. Г. Гладилович, В.И.Лавринович, А.П.Рыжков и В.И.Тютченко (53) 681. 325. 5 (0888. 8) (56) Авторское свидетельство СССР

ly 842?98, кл. (06 F 7/50, 1978.

Авторское свидетельство С6СР ! В 913368, кл. G 06 F 7/50, 1980. (54) УСТРОЙСТВО ДЛЯ АЛГЕБРАИЧЕСКОГО ,ВЫЧИТАНИЯ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в арифметических устройствах электронных цифровых вычислительных машин и в цифровык измерительных приборах. Цель изобретения — укрощение устройства. Устройство для алгебраического вычитания содержит сумматор 1, два блока 3 и

5 инвертирования, два элемента 7.и

8, три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 102 ил.

1297036

Изобретение относится к вычислительной технике и автоматике и может быть использовано в арифметических устройствах электронных цифровых вычислительных машин и в цифровых 5 измерительных приборах.

Цель изобретения — упрощение устройства.

На фиг. 1 приведена структурная схема устройства для алгебраического вычитания ; на фиг. 2 — функциональная схема блока инвертирования.

Устройство для алгебраического вычитания содержит сумматор 1, входную шину 2 первого операнда устройст- 15 ва, входной блок 3 инвертирования, входную шину 4 второго операнда, выходной блок 5 инвертирования, выход 6 результата устройства, первый и второй элементы И 7 и 8, выход 9 признака переполнения, первый, второй и третий элементы ИСКЛЮЧАЮЩЕЕ

ИЛИ 10- 12, первый элемент HE 13, шину 14 знакового разряда первого опе25 ранда„ шину 15 знакового разряда второго операнда, выход 16 знака результата устройства и второй элемент

НЕ 17.

Блок инвертирования может быть выполнен, например, на микросхеме

564 ЛП2.

Устройство для алгебраического вычитания работает следующим образом.

При одинаковых знаках Зн. А и Зн.

В на входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ .

11 присутствуют одинаковые потенциалы, на выходе этого элемента — логический "0", который поступает на второй вход элемента И 7. На выходе 40

9 признака переполнения устройства при этом также присутствует логический 0". Кроме того, логический "0" поступает на вход элемента НЕ 13. С его выхода логическая 1 поступает 45 на управляющий вход входного блока

3 инвертирования. При этом на второй вход сумматора 1 поступает инверсный код второго операнда В. Если А > В, то на выходе переноса сумматора 1 формируется логическая "1", которая проходит через элемент И 8 и поступает на вход переноса сумматора 1.

На выходе сумматора 1 появляется прямой код разности операндов А и В.

В это время на обоих входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 присутствуют две логические "1" (с выхода элемента И 8 и с выхода элемента НЕ 13) и на его выходе возникает логический

"0". Этот логический "0" поступает на управляющий вход выходного блока

5 инвертирования, который пропускает прямой код разности операндов А и В на выходе 6 результата устройства.

При наличии логической "1" на входе элемента НЕ 17 (с выхода элемента

И 8) на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12 поступает логический

"0". Тогда потенциал, который присутствует на шине 15 знакового разряда второго операнда проходит на выход 16 знака. результата устройства, т.е. Зн. С = Зн. В.

При А > В и Зн. А = Зн. В (+А) — (+В) = +(А-В) (-A) — (-В) = †(А-В), При А В на выходе сумматора 1 появляется инверсный код разности операндов А и В, а на выходе переноса сумматора 1 формируется сигнал логического "0". Этот сигнал на выходе элемента И 8 устанавливает логический "0", который поступает на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ

10 и формирует на его выходе логическую "1". Эта логическая "1" при поступлении на управляющий вход выходного блока 5 инвертирования вызывает инверсию выходного кода сумматора 1. В результате этого на выходе

6 результата устройства присутствует прямой код разности операндов А и В.

Логический "0" с входа. элемента HE 17 инвертируется,.и логическая "1" с выхода этого инвертора поступает на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ

12. В этом случае на выходе 16 знака результата, Зн. С устройства присутствует инверсия значения знакового разряда второго операнда на шине 15, т.е. Зн. С -= Зн. В.

При А В Зн. А = Зн. С (+А) — (+В) = †(А-В) = †(В-А), (— А) — (-В) = +(А — Б) = +(В-А), При различных знаках Зн. А и Зн.

В на выходе элемента ИСКЛЮЧАНЩЕЕ ИЛИ

11 формируется логическая "1", а на выходе элемента НЕ 13 — логический п0", который поступает на управляющий вход входного блока 3 инвертирования.

В этом случае на второй вход сумматора 1 поступает прямой код операнда

В, и на выходе сумматора 1 появляются код суммы операндов А и В и сигнал с выхода переноса сумматора 1, 97036 4 элемента HF. 17 формируется логичесЮ1 1Ю кая 1, которая поступает на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12.

При этом на выходе !6 знака результата устройства фиксируется инверсия значения знакового разряда Зн. В на шине 15, т.е. Зн. С = Зн. В.

При Зн. А Ф Зн. В

10 (+A) — (-В) = +(А+В)э (-А) — (+В) = — (А+В) .

При подаче на шину 15 инверсного значения знакового разряда Зн. В второго операнда второй вариант устрой15 ства выполняет операцию сложения двух чисел с различными знаками, что подтверждается следующими преобразованиями.

С при Зн. В С при ЗйВ (+А) — (+В) (+А) †(-В) = (+А)+(+В) (+А) — (-В) (+А) †(+В) = (+А) †(-В) (-А) — (+В) (-А) — (-В) = (— А)+ (+В) (-А) — (-В) (— А) — (— В) = (-A) + (-В) Операнды

+В, +В

+А, -В

-А, +В

-А, -В

Формула изобретения30

Устройство для алгебраического вычитания, содержащее сумматор, два элемента НЕ, первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, два элемента И, причем 35 первый информационный вход сумматора соединен с входом значащих разрядов первого операнда устройства, входы знаковых разрядов первого и второго операндов устройства соединены соот- 40 ветственно с первым и вторым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с входом первого элемента НЕ и первым входом первого элемента И, второй вход кото-45 рого соединен с первым входом второго элемента И, второй вход которого соединен с выходом первого элемента

НЕ, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, в него введены два блока инвертирования, второй и третий элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, причем вход значащих разрядов второго операнда устройства соединен с информационным входом пер- 5 вого блока инвертирования, вход разрешения инвертирования которого соекоторый через элемент И 7 поступает на выход 9 признака переполнения.

Логический "0" с выхода элемента

НЕ 13 запрещает прохождение сигнала с выхода переноса сумматора 1 через элемент И 8 и формирует на его выходе логический "0". Наличие этого логического "0" и логического, 0" с выхода элемента НЕ 13 на входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 вызывает появление логического "0" на его выходе и управляющем входе выходного блока 5 инвертирования. В результате этого на выходе 6 результата устройства появляется прямой код суммы операндов А и В.

При инвертировании логического

"0" с выхода элемента И 8 на выходе динен с выходом первого элемента НЕ, выход первого блока инвертирования соединен с вторым информационным входом сумматора, выход суммы которого соединен с информационным входом второго блока инвертирования, выход которого соединен с выходом значащих разрядов результата устройства, выход переноса сумматора соединен с вторым входом первого элемента И, выход которого соединен с выходом переполнения устройства, выход второго элемента И соединен с входом переноса сумматора, входом второго элемента НЕ и первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом первого элемента

НЕ, вход разрешения инвертирования второго. блока инвертирования соединен с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вход знакового разряда второго операнда устройства соединен с первым входом третьего элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом второго элемента HE выход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с выходом знака. результата устройства.

1297036

Sa оР

Редактор И.Касарда

Закаэ 781/51 Тираж 673 Подписное

ВВИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r,Óæãîðîä, ул.Проектная, 4

Я фгрваг фиалма7

Лют

Составитель И.Есенина

Техред N.Õoäéíè÷, Корректор И.Иуска