Устройство для масштабирования числа в интервально- модулярном коде

 

Изобретение относится к вычислительной технике и предназначено для использования в цифровых устройствах, функционирующих в непозиционных кодах и реализующих различные немодульные операции Целью изобретения является уменьшение объема оборудования. Поставленная цель достигается тем, что устройство, имеющее группу блоков 5 элементов запрета, блок 6 модульного умножения на два, группу входных регистров 7, группу блоков 9 хранения констант, сдвиговый регистр 12йузел 10 анализа,содержащий дешифраторы , группы схем сравнения с константой, элемент ИЛИ и элемент НЕ, содержит блок 8 счетчиков по модулям, группу блоков 11 элементов ИЛИ, а узел анализа дополнительно содержит группу элементов И с соответствующими связами. 2 ил. I (/ С ч h ( f Сл: с О1 ОС

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (1!) А1 (51)4 С 06 F 7 72

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4003082/24-24 (22) 02.01.86 (46) 23.04.87. Бюл. У 15 (71) Научно-исследовательский институт прикладных физических проблем им. А.Н.Сенченко (72) А.А.Коляда (53) 681.3 (088;8) (56) Авторское свидетельство СССР

В 1140114, кл. G 06 F 7/49, 1983.

Авторское свидетельство СССР

Р 1241240, кл. G 06 F 7/72, 1984. (54) УСТРОЙСТВО ДЛЯ МАСШТАБИРОВАНИЯ

ЧИСЛА В ИНТЕРВАЛЬНО-МОДУЛЯРНОМ КОДЕ (57) Изобретение относится к вычислительной технике и предназначено для использования в цифровых устройствах, t функционирующих в непозиционных кодах и реализующих различные немодульные операции. Целью изобретения является уменьшение объема оборудования.

Поставленная цель достигается тем, что устройство, имеющее группу блоков 5 элементов запрета, блок 6 модульного умножения на два, группу входных регистров 7, группу блоков 9 хранения констант, сдвиговый регистр

12 и узел 10 анализа, содержащий дешифраторы, группы схем сравнения с константой, элемент ИЛИ и элемент НЕ, содержит блок 8 счетчиков по модулям, группу блоков 11 элементов ИЛИ, а узел анализа дополнительно содержит группу элементов И с соответствующими связами. 2 ил.

1305678 2 устройства, выходы 14 и 15 соответственно модулярного и двоичного кох дов остатка, выход 16 окончания работы устройства. ь- 5 Узел 10 анализа (фиг.2) содержит первый дешифратор 17, группу схем

18.1-18.К-1 сравнения с константой, элемент ИЛИ 19, второй дешифратор 20, элемент НЕ 21, первую и вторую груп10 пы элементов И 22 и 23.

Количество двоичных разрядов в ая входном регистре 7.i, элементов запя рета в блоке 5.i и элементов ИЛИ в е; блоке 11.i (i -= 1-К) равно g log m.f, где 30 — ближайшее целое не меньшее содержимого скобок.

q „." (х„.) =

1 (К i (1)(1„K-1 m. э

+ 1, при

1 при 3=1 2,...; i ФК; (2) = К !

1922...эq+1Ô

) — (Х„-2(1))(†8), пии !=2 .2,...2 ; i=K, ! 1 !

22 К

1 (;,к-.- М;,к,!-, к-! к.1 =1

М К-1

1 (3) D = I-PÌ „-,РМ, „-1) 1 = 1,...,К. (5) к 42 = 2 () - 1);

1= в остальных случаях, 1, если где д. =

+ (A) . (6) в котором

Изобретение относится к вычислительной технике и предназначено для использования в цифровых устройства функционирующих в непозиционных кодах и реализующих различные немодул ные операции такие как деление, умножение дробей, масштабирование, пе ревод чисел в двоичную систему счис ления.

Цель изобретения " уменьшение объема оборудования.

На фиг.1 представлена структурн схема устройства для масштабировани числа в интервально"модулярном код на фиг.2 — структура узла анализа.

Устройство для масштабирования числа в интервально-модулярном коде содержит группу информационных входов 1.1-1.К (К - число модулей системы счисления), установочный вход 2, вход 3 масштаба, тактовьпi вход 4 устройства, группу блоков 5.1-5,К элементов запрета, блок 6 модульного умножения на два, группу входных регистров 7.1-7.К, блок 8 счетчиков по модулям, группу блоков

9. 1-9.К хранения констант, узел 10 анализа, группу блоков 11.1-11.К эле" и. ментов ИЛИ, сдвиговый регистр 12, группу выходов 13.1-13.К результата где m — i-й модуль системы

1 счисления; к „, и I(1) — соответственно i ÿ и

К-я цифры интервально-модулярного представления "1 числа; !! !!

m — четный и m 7z 2Р+К-2

К к

1 где P -- фиксированное натуральное число.

Интервально-модулярный код (eL

1 с(2 к, . ° .,с" К 1 к 1, Т (А) ) произвольI 1 ного числа А из диапазона системы счисления определяется соотношением

Элементы ИЛИ блока 11.i имеют Z входов (2, при z:Ф К; (К+и+1,при х=К, q — - целая часть — . .В блок 9.i хранения констант по адресу XE 0, 1...,ш — 1 записывается набор констант

ы,(X,.) = c. q< „„ " "(X.),...,q< ."(X„.) p,(1) компоненты которого определяются соотношением

Узел 10 анализа служит для формирования по входным величинам, cL„,!,„ и !!, = j Т(А)12! поступающим соответ- ственно на i-й и К-й входы, сигналов -! к ! 2, !12, 4,...,6z, определяемых следующими выражениями

Я, Ф ч = (А = Ч д;

1=1

4 =Уй, 3 == 1,.",q+1; (4) 3

1, если, f +

1305678 к-1

X ш =2(1-1);

5=1 (7) ДЧ Г 1 =

4 „. = ",к- г

10 представить в виде

2.K

CZK „

%1 „0, Iz

° ° ° ° ° ° а ° ° ° ° ° ° 1 ° ° ° ° ° °

2к-ге-г гк- е-г хк-ге-1 гк-ге 1 к-1 к-14 к

1 где Л = Х„т

0,1

° ° 0 ° ° В ° °

a е,с"

2 к-1...Х„

° e ° ° ° Ф

Х1I1 °

О, в остальных случаях, 1, если с". 5 к-„((л 5 к-" (8) О, в остальных случаях „+ w, (,если р „четно

1 -

1 „+ wÄ(2, если р . нечетно (f,K = т11к через Х обозначается отрицание15 булевой переменной Х.

Формирование величины w. осуществляется схемой 18.i сравнения с константой 11 . „„, а величин д. и д

1, К-1 J соответственно дешифраторами 17 и 20 (фиг.2). Функции, реализуемые дешифратором„17, представлены в виде —, ) = 0,1,...,q;

3 1 11 .111 Де d; =4 „ ° ° ° Z 1 г 1 к

)11 1 1

° ° ° ° ° ° ° ° ° ° ° ° ° ° ,.z г ji. к — 1"1 - - - 4 к-2 4 к- 2 +1

Аналогично соотношение () можно в которых в соответствии с формулой (9) конъюнкции Х„I X I„, Х1I и

X I заменяются соответственно на

1 1 — — 25 конъюнкции $,1,1 41 cg)< 1 /. 1,11- и 4t. 1 ° при четном р.„ к и на конъюнкции

Ч ш V, w; Ч 1.11, и 11 ° ш„при нечет—

1 1 11 1 1 1 ном p. r 1, 1

Таким образом, дешифраторы 17 и

20 могут быть реализованы известным способом согласно приведенным формулам с помощью групп элементов И и элементов ИЛИ.

Искомые управляющие сигналы, у

Ь и 6 <+11+„(формул 3-5) вырабатыва- 35 ются соответственно на выходах элемента ИЛИ 19, элемента НЕ 21, j-м и

1-м выходах групп элементов И 22 и 23.

Сдвиговый регистр 12 осуществляет сдвиг на один бит влево (в сторону старших разрядов). Разрядность регистра 12 составляет и+1 бит., где и =

1+ 1 1ogã РМ К „P бит.

Устройство работает следующим образом.

По сигналу, подаваемому на установочный вход 2 устройства, модульные счетчики блока 8 обнуляются, группа блоков 5.1-5.К элементов. запрета бло50 кирует поступление на информационные входы входных регистров 7.1-7.К ненулевой информации и через входы 1. 1-1. К в них передается интервально-модулярный код числа А, подлежащего масштабированию. Одновременно с этим в сдвигOBbIf. регистр 12 через вход 3 мас1птаба устройства записывается двоичный код числа 2 (0

Операция реализуется за Е тактов, в ходе каждого из которых выполняются одни и те же действия. На первом такте модулярный код, содержащийся в счетчиках блока 8, поступает на вход блока 6 умножения на два по модулям ш „ системы счисления. Полученное произведение с выхода блока 6 передается в блок 8 счетчиков через информационный его вход. Параллельно с этим содержимое.сдвигового регистра 12 сдвигается на один бит влево, а узел

i0 анализа по входным величинам, поступающим с выходов входных регистров 7.1-7.К, реализуя соотношения (3)-(9), вырабатывает управляющие сигналы g, y,,..., . Сигналы четности у и 1т числа A с первого и второго выходов узла 10 анализа подаются соответственно на первые и вторые входы выдачи кода блоков 9. 1-9. К-1 хранения констант, а сигнал

1,...,Z ) с (т+2)-го выхода узла 10 подается íà E-й управляющий вход выдачи кода постоянного запоминающего устройства, на адресные входы постоянных запоминающих устройств подаются соответственно цифры числа А и из их памяти считываются выборы к-1) " K-.т (к-1 к-1 ) и к(?(А)), определяемые по формулам (2) и (3). Если число А является четным, на первом и втором выходах по1305678 6

f0

15 если А четно;

К-1

f; + . ы ),если А нечетно, S=1 20

Поэтому на выходах блока 9.К сформируется набор вычетов

Ev (>(A)) = < О,...,О,ц| (Х(А) ),О,...,0>,25 (и) в котором 4 -я компонента определяется по формуле (2). Компоненты наборов вычетов ы1(с 1 к „ ),..., м„(Х(А)) с вы1 ходов блоков 9.1-9.К поступают на входы соответствующих блоков элементов ИЛИ 11.1-11.K. На их выходах формируется интервально-модулярный код

1 числа N = — (А — 9) который с вы2

У ходов блоков элементов ИЛИ через информационные входы групп элементов запрета 5.1-5.К поступает на входные регистры 7.1-7.К, на управляющих входах элементов запрета в данный момент единичный сигнал отсутствует.

Сигнал четности с второго выхода узла 10 анализа передается в младший разряд сдвигового регистра 12 и подается на счетные входы модульных счетчиков блока 8, приводя к увеличению их содержимых на единицу в случае нечетного А. В результате в блоке 8 и в младшем разряде регистра 12 формируется соответственно модулярный и двоичный коды числа t Ar .

На последующих Z-1 тактах описанные действия повторяются. По истечении -ro такта на выходах группы блоков элементов ИЛИ 11.1-11.К получают интервально-модулярный код результата операции масштабирования„ а в счетчиках блока 8 и в 1 младших разрядах сдвигового регистра 12 соответстоянного запоминающего устройства

9.i сформируется набор вычетов

"1,К-1 си(a ) =(— - - — 0)

j к-1

1 2

Если же число А нечетно, набор вычетов

Из соотношений (3)-(7) следует, что единичное значение принимает лишь сигнал с индексом 6, где ственно сформируется модулярный и двоичный коды остатка ) Al>f при этом на заключительном такте на выходе 16 устройства сдвигового регистра 12 появляется единичный сигнал. Интервально-модулярный код числа, модулярный и двоичный коды остатка снимаются соответственно с выходов 13.1-3.К результата, и выходов модулярного 14 и двоичного 15 кодов остатка устройства, и на этом процесс масштабирования исходного числа А заканчивается.

Формула изобретения

Устройство для масштабирования числа в интервально-модулярном коде, содержащее группу блоков элементов запрета, блок модульного умножения на два, группу входных регистров, группу блоков хранения констант, сдвиговый регистр и узел анализа, содержащий группу схем сравнения с константой, два дешифратора, элемент ИЛИ и элемент НЕ, причем информационные входы группы устройства соединены с установочными входами соответствующих входных регистров группы, информационные входы которых соединены с выходами соответствующих блоков элементов запрета группы, управляющие входы которых объединены и соединены с установочным входом устройства, тактовый вход которого соединен с входом разрешения сдвига сдвигового регистра, информационный вход которого соединен с входом масштаба устройства, выходы входных регистров, кроме старшего, группы соединены с входами соответствующих схем сравнения с константой группы, выход элемента ИЛИ соединен с входом элемента НЕ, о т л и ч а ющ е е с я тем, что, с целью уменьшения объема оборудования, оно содержит блок счетчиков но модулям, группу блоков элементов ИЛИ и узел анализа дополнительно содержит две группы элементов И, причем установочный вход устройства соединен с входом.обнуления блока счетчиков по модулям, выход которого является выходом модульного кода остатка устройства и соединен с входом блока модульного умножения на два, выход которого соединен с информационным входом блока счетчиков по модулям, счетный вход которого соединен с выходом элемента НЕ, выход элемента ИЛИ и выход элемента НЕ соединены соответственно с первым и вторым

13056

Составитель А.Клюев

Техред Л.Олейник Корректор И.Муска

Редактор Н.Рогулич

Заказ 1452/46 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 входами разрешения выдачи кода блоков хранения констант, кроме старшего, группы, выходы входных регистров группы соединены с адресными входами соответствующих блоков хранения констант группы, выходы которых соединены с входами соответствующих блоков элементов ИЛИ группы, выходы которых являются выходами результата группы устройства и соединены с информацион- 10 ными входами соответствующих блоков элементов запрета группы, выход элемента НЕ соединен с входом младшего разряда сдвигового регистра, выходы младших разрядов и выход старшего разряда которого является соответственно выходом двоичного кода остатка и выходом окончания работы устройства, выходы элементов И первой и второй групп соединены соответственно 20 с входами разрешения выдачи кода

78 8 старшего блока хранения констант, группы, выходы младших разрядов входных регистров группы соединены соответственно с входами первого дешифратора, причем в узле- анализа вход младшего разряда и выход схем сравнения с константой группы соединены соответственно с входами второго дешифратора, старший вход которого соединен со старшим входом первого дешифратора, выходы элемента ИЛИ и элемента НЕ соединены с нулевыми входами соответственно элементов И первой и второй групп, выходы первого дешифратора соединены с соответствующими входами элемента ИЛИ и с вторыми входами соответствующих элементов И первой группы, выходы второго дешифратора соединены с вторыми входами соответствующих элементов И второй группы.