Устройство для вычисления элементарных функций в модулярной системе счисления

 

Изобретение относится к вычислительной технике и ориентировано на использование в быстродействующих специализированных системах цифровой обработки сигналов для вычисления различных элементарных функций (тригонометрических, логарифмических, экспоненциального типа и других) от аргументов, представленных в модулярной системе счисления. Цель изобретения состоит в повышении быстродействия . Цоставленная цель достигается тем, что устройство, содержащее сдвиговый регистр, блок памяти для хранения констант, счетчик, регистр констант, блок умножения, накопительный регистр,ч блок сложения, три буферных регистра и блок постоянной памяти управления, содержит блок деления на константу, управляющий регистр и три группы мультиплексоров с соответствующими связями.1 ил., 2 табл. (О (Л to со со

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (gg 4 С 06 F 7/544, 7/72

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМ У СВИДЕТЕЛЬСТВУ

Ю

CO

С©

«4

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3912158/24-24 (22) 14.06;85 (46) 23.02.87. Бюл. Р 7 (71) Научно-исследовательский институт прикладных физических проблем им. А.Н. Севченко (72) А.А. Коляда и М.Ю. Селянинов (53) 681.3 (088.8) (56) Авторское свидете.цьство СССР

У 1 103225, кл. С 06 F 7/544, 1980.

Авторское свидетельство СССР

Ф 983707, кл. G 06 F 7/544, 1981. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЭЛЕМЕНТАРНЫХ ФУНКЦИЙ В МОДУЛЯРНОЙ СИСТЕМЕ СЧИСЛЕНИЯ (57) Изобретение относится к вычислительной технике и ориентировано на использование в быстродействующих специализированных системах цифроÄÄSUÄÄ 1291977 А1 вой обработки сигналов для вычисления различных элементарных функций (тригонометрических, логарифмических, экспоненциального типа и других) от аргументов, представленных в модулярной системе счисления. Цель изобретения состоит в повышении быстродействия. Поставленная цель достигается тем, что устройство, содержащее сдвиговый регистр, блок памяти для хранения констант, счетчик, регистр констант, блок умножения, нако@ительный регистр,. блок сложения, три буферных регистра и блок постоянной памяти управления, содержит блок деления на константу, управляющий регистр и три группы мультиплексоров с соответствующими связями.1 ил., 2 табл.

1 129

Изобретение относится к вычисли.тельной технике и ориентировано на использование в быстродействующих специализированных системах цифровой обработки сигналов для вычисления различных элементарных функций (тригонометрических, логарифмических, экспоненциального типа и других) от аргументов, изменяющихся в интервале 1 — 1, 1(и представленных в модулярной системе счисления.

Цель изобретения — повышение быстродействия.

На чертеже представлена схема устройства для вычисления элементарных функций в модулярной системе счисления.

Устройство для вычисления элементарных функций в модулярной системе счисления содержит тактовый вход 1 устройства, вход 2 кода задания функции устройства, установочный вход 3 устройства, вход 4 константы устройства, вход 5 аргумента

1 устройства, сдвиговый регистр 6, блок 7 памяти для хранения констант, первый и второй буферные регистры

8 и 9, счетчик 10, регистр 11 констант, первую и вторую группы мультиплексоров 12 и 13, блок 14 постоянной памяти, третью группу мультиплексоров 15, блок 16 умножения,третий буферный регистр 17, управляющий регистр 18, накопительный регис; р 19, блок 20 сложения, блок 21 деления на константу и выход 22 устройства.

Разрядность сдвигового регистра

6 составляет 2 Jlog, Nt. бит,где N —число функций, вычисляемых устрой— ством, через 1х(обозначается наименьшее целое число, не меньшее х.

Регистр 6 выполняет циклический сдвиг содержимого на 31.og Nt" бит, осушествляя тем самым перестановку местами содержимых младших и старших разрядов. Модуль счета счетчика

10 равен тридцати двум.

Блок 7 памяти для хранения кон5+3tot N( стант обладает емкостью 2 к слов разрядностью )log т „1 бит, 1=1 ш „mq ш, — основания модулярной системы счисления, k — число оснований, причем m .> 2р+к-2 (р — фиксированное натуральное число),4 k-8. ,В ячейки блока 7 памяти с адресами

1977 2

8 п, 8 n+1, °,8 п+7 записываются модулярные коды констант, относящихся к и-й иэ вычисляемых устройством функций (n e (0, 1,..., N-1 ) .

5 Правило формирования содержимого блока 7 задается табл.1.

Таблица 1

Адрес ячейки

Хранимая константа

15 8п

M А

8. п+1

8 п+2

° 8 n+3

М А

А

M А

8 n+4

25 8 n+5

8 n+6

А

1,М

M А

8 n+7

;В

В табл.1 через А - обозначаетА; ся числитель дроби а. = †- вЂ, пред1,с M ставляющей собой приближение i-ro коэффициента усеченного степенного ряда, аппроксимирующего и-ю функцию

f„(x) Е а, . х, а,. х gj-1, 1(;

=о

А„, П = -рМ,-рМ +1,..., рм „- 1), (1) К-1

45 гдеN = mj

К вЂ” йатуральное число, определяющее точность вычисления и выбираемое из условия

М А (р М А макс /А. (, Макс К- 1 макс

° fl 11

Блок 14 постоянной памяти управления имеет, емкость восьмиразрядных слов и служит для формирования в соответствии с табл.2 наборов значений управляющих сигналов Ь, Ь

1291977 Таблица 2

Номер слова

Значение слова I 1

О О

1 О

1 О 1

О

2 О

О 1

1 О

О

О

О

О

О О

О

10 О

О

О

О

12-14 О

15 О

О

О

К ,Е: 31og m, f.бит.

5„ (7) 3 1

4 О

5 О

6 О

7 1

8 О

9 О, Разрядность регистров 8,9,11,17 и 19 и количество мультиплексоров в группах 12,13 и 15 составляет

Блоки 16,20 умножения и сложения реализуют соответствующие операции над целыми числами иэ диапазона модулярной системы счисления. Блок 21 осуществляет деление входного числа А, заданного модулярным кодом, на константу M.

В основу вычисления элементарных функций положена аппроксимация функций рядами вида (1), не обязательно тейлоровскими. В частности, могут быть использованы степенные ряды, получаемые иэ разложений функций по ортогональным базисам Лежандра, Чебышева, Эрмита и другим.Из

О О

О 1

О О

О 1

О 1

О О

1 О.

О 1

1 О

1 О

О О

О О (i) вытекают следующие расчетные соотношения для вычисления значения

-Х

Е функций Е (х) при х

h и М

F (— (МС +В Z ))(2)

F 1

ф— 1 — (В „+ В - Y)),(3) В,„= М А „+ А, „Х (4)

В =f — (MA + А Х)); (5) В =(— (МА + А Х)); (6) Для наиболее употребительных функций, включая тригонометрические

5 1291977 6 (прямые и обратные), логарифмические, экспоненциального типа и другие, аппроксимация первыми шестью членами степенных разрядов рассматриваемого вида дает абсолютную по- 5 грешность .от 10 до 10

Устройство работает следующим образом.

По сигналу, подаваемому на установочный вход 3 устройства, сдвиговой регистр 6 обнуляется, а в счетчик 10 записывается двоичный код числа 31, после чего из блока 14 постоянной памяти управления по адресу "31", поступающего с выходов нулевого, первого, третьего и четвертого разрядов счетчика 10 на адресный вход блока 14, считывается начальной набор управляющих сигналов

b Ü, (табл.2), который с выхо20 да блока 14 постоянной памяти передается в управляющий регистр 18.На каждом такте работы устройства уп— равляющие сигналы, сформированные в регистре 18 с первого по седьмой его выходов, подаются соответственно на вход управления сдвигом сдвигового регистра 6, управляющий вход выдачи кода регистра 17, управляющий вход приема кода регистра 9, управляющие входы групп мультиплексоров 12, 13 и 15 и вход обнуления накопительного регистра 19, и в зависимости от значений управляющих сигналов производятся действия, обеспечивающие поступление на входы блока 16 умножения требуемых операндов в текущем такте и формирование содержимых регистров 6,8,9,17 и 19 для очередного такта. Блок 16 умножения выполня40 ет операцию модульного умножения операндов, поступающих на первый и второй входы соответственно с выходов групп мультиплексоров 12 и 13, 45 модулярный код произведения с выхода блока 16 передается в регистр 8.

Блок 20 сложения суммирует модулярные коды, сформированные на выходах регистров 8 и 19 и модулярный код суммы с выхода блока 20 посту50 пает на информационный вход группы

f мультиплексоров 15 и входной регистр блока 21. Одновременно с этим содержимое 1-й группы разрядов с но55 мерами 0,1,3 счетчика 10 подается на адресные входы блока 7 памяти и блока 14, на адресные входы которых также подаются соответственно содержимое и группы младших разрядов сдвигового регистра 6 и содержимое старшего разряда счетчика .10, Из блока 7 памяти по адресу b +3 считываh ется модулярный код очередной константы в регистр 11, а также подается на первый информационный вход группы мультиплексоров 15. Иэ блока

14 в регистр 18 считывается набор значений управляющих сигналов для очередного такта. При этом по сигналу, подаваемому с тактового входа 1 устройства на счетный вход счетчика

10, его содержимое увеличивается на единицу, в результате чЕго на выходах счетчика 10 формируется адрес следующего управляющего слова.

На предварительном (нулевом) такте работы устройства на управляющий вход приема кода регистра 9 подает— ся сигнал и так как в данный момент на управляющем входе выдачи кода регистра 17 единичный сигнал отсутствует, то в регистр 9 через вход 5 аргумента устройства поступает модулярный код числителя Х значения

Х вЂ” - ap гуме н та функ ции f (х) подлежаM . г н щей вычислению, при этом двоичный код номера r функции через вход 2 кода функции устройства записывается в младшие разряды сдвигового регистра 6. Параллельно с этим в регистр 18 из блока 14 считывается управляющее слово с нулевым адресом (табл.2), а в счетчике 10 получается адрес следующего управляющего слова.

В ходе первого такта на управляющие входы групп мультиплексоров 12 и 13 подаются сигналы (табл.2),вследствие чего на выходы групп мультиплексоров 12 и 13 пройдут величины, поступающие соответственно на их информационные входы с выхода буферного регистра 9. Блок 16 умножения находит модулярный код числа Х,который запоминается в буферном регистре 8. В это время в регистр 11 из блока 7 памяти по адресу (8r+ 1) считывается модулярный код константы А < „, накопительный регистр 19 обнуляется. В управляющий регистр 18 из блока 14 поступает управляющее слово для второго такта, а содержимое счетчика 10 наращивается.Блоки 20 сложения и деления на кон1291977 станту 21 на данном такте полезной работы не выполняют.

На втором такте на выходы групп мультиплексоров 12 и 13 пройдут соответственно содержимые регистра 11 и. регистра 9, блок 16 умножения получит модулярный код величины

А Х » который запоминается в регистре 8. Предыдущее содержимое регистра 8 в блоке 20 складывается с содержимым (в данный момент нулевым) регистра 19, модуЯ лярный код величины Х с выхода бло1 ка 20 сложения передается в блок 21.

Наряду с указанными действиями на втором такте из блока 7 памяти по адресу (8 г+2) считывается модулярный код величины М А,„, который через

I информационный вход группы мульти- 20 плексоров 15 поступает в регистр 19.

На третьем такте блок 20, складывая содержимое регистров 8 и 19,находит величину М-А + А . Х nocq,r 3, тупающую во входной регистр блока 21. 25

На первый и второй входы блока 16 умножения с выходов групп мультиплексоров 12 и 13 поступают соответственно величины M и Х, подаваемые на информационный вход группы мультиплек- З0 соров 12 через вход 4 константы устройства и информационный вход группы мультиплексоров 13 с выхода регистра

19» блок 16 умножения находит модулярный код величины М.Х, запоминаемой

»» в регистре 8.

Из блока 7 памяти поступает константа А з„, в управляющем регистре

18 формируется управляющее слово с адресом "3", а регистр 19 обнуляет- 40 ся.

На четвертом такте блок 20 сложения формирует величину М Х»» передаваемую в блок 21, блок 16 умножения получает модулярный код числа 4

А,, Х»» из блока 7 памяти по адресу 8 r H biBaeT KoH T HT M A которая записывается в регистр 11 и через информационный вход группы мультиплексоров 15 проходит на его . выход и записывается в регистр 19, а в регистр 18 из блока 14 передается управляющее слово с адресом "0" °

В регистре 6 осуществляется обмен содержимым групп младших и старших разрядов, при этом в группу младших разрядов через вход 2 кода функции устройства поступает двоичный код номера S функции f (х),вычисление которой совмещается с вычислением функции f„(x), а в регистр 9 через вход 5 аргумента устройства принимает- ся модулярный код числителя Х соот2 ветствующего значения аргумента — . х

На последующих четырех тактах работы устройства (с пятого по восьмой) для функции f (x) повторяются операции, выполненные на тактах с первого по четвертый для функции

fz(x).В результате на тактах с пятого по восьмой в блок 21 соответственно поступают величины M.À + А 2

2,r 3,г личие от четвертого такта на восьмом такте после перестановки местами содержимых групп младших и старших разрядов сдвигового регистра 6 в него через вход 2 кода функции устройства новая информация не поступает, соответственно прекращается поступление новой информации и через вход

5 -аргумента устройства. На восьмом такте из блока 7 памяти по адресу

8 S+4 HTbiB e c: KoH T Hs M A, s » которая через информационный вход группы мультиплексоров 15 передается в регистр 19, из блока 14 в регистр 18 поступает управляющее слово с адресом "4", а на первом выходе счетчика 10 после наращивания его содержимого на единицу формируется код числа "5". Так как выполнение в блоке 21 операции занимает шесть тактов, то, начиная с восьмого такта, с выхода блока 21 в буферный регистр

17 начинают поступать обработанные

«значения входных величин блока 21 в порядке их поступления на вход. В частности, на восьмом такте в регистр 17 поступает модулярный код величины Y в соответствии с формулой (7).

На девятом такте модулярный код числа У, из регистра 17 пересылается в регистр 9 и через информацион,ный вход группы мультиплексоров 12 и через информационный вход группы мультиплексоров 13 поступает на входы блока 16 умножения, который находит величину У,, запоминаемую в регистре 8, предыдущее содержимое регистра 8 в блоке 20 складывается с содержимым накопительного регистра

19 и полученная сумма М.А,з+ Ass X передается в блок 21. В регистре 18

1291 977

10 формируется управляющее слово с адресом "5", регистр 19 обнуляется, а в буферный регистр 9 с выхода блока

21 поступает модулярный код числа

В,„ в соответствии с формулой (6).

На десятом такте с выхоца блока

20 сложения в блок 21 поступает величина У, блок 16 умножения находит

"t произведение чисел М, В,„, поданных на информационный вход группы мультиплексоров 1 2 и информационный вход группы мультиплексоров 13 соответственно. Из блока 7 памяти по адресу 8r+6 считывается константа

А ... запоминаемая в регистре 11, в регистр 18 записывается шестое управляющее слово, регистр 19 обнуляется, а в буферный регистр 17 с выхода блока 21 поступает модулярный код числа Х„ .

На одиннадцатом такте в блок 21 поступает величина М В,, в регистре

8 формируется модулярньш код произведения А,„ Х., получаемый блоком 1 1

16, иэ блока 7 памяти по адресу (8:r+7) считывается константа M:А

o,r которая через информационный вход группы мультиплексоров 15 передается в регистр 19, а в регистр 18 записывается управляющее слово с адресом

"7". При этом после увеличения на единицу содержимого счетчика 10 на первом его выходе формируется двоичный код числа "4".

На двенадцатом такте блок 20 сложения определяет модулярный код числа В, „ в соответствии с формулой (4), который с выхода блока 20 через информационный вход группы мультиплексоров 15 поступает в накопительный регистр 19. На первый и второй входы блэка 16 умножения через информационный вход группы мультиплексоров 12 и информационный вход группы мультиплексоров 18 с выходов буферных регистров 17 и 9 подаются соответственно величины В,, и У, в ре1 зультате чего их произведение получают в регистре 8. В регистр 17 поступает модулярный код числа У, в соответствии с формулой (7), в сдвиговом регистре 6 осуществляется обмен содержимыми групп младших и старших разрядов, в регистр 18 из блока 14 считывается управляющее слово с адресом "4".

На последующих четырех тактах действия, выполненные на тактах с

Формула изобретения

Устройство для вычисления элементарных функций в модулярной системе девятого по двенадцатый, повторяются, в результате чего в блок 21 поступают величины В, + В „, У,, У 1

МВ > а по истечение шестнадцатого такта в буферный регистр 17 с выхода блока 21 поступает модулярный код числа Z, в соответствии с формулой (7) . Кроме того, на шестнадцатом такте в регистре 18 сформируется управ10

1! 11 ляющее слово с адресом "8

На семнадцатом такте блок 20 сложения заканчивает вычисление величины В,, + В, У, поступающей в блок 21, модулярный код числа Z из регистра 17 пересылается в регистр

9, а в регистр 17 поступают величины В „ .

На восемнадцатом такте блок 16 умножения получает произведение

В q, Z, запоминаемые в регистре 8, а регистр 19 обнуляется.

В ходе девятнадцатого такта в накопительный регистр 19 при помощи блока 20 сложения и группы мультиплексоров 15 пересылается содержимое регистра 8. При этом в регистр 17 с выхода блока 21 поступает величина

С в соответствии с формулой (3).

30 На двенадцатом TBKTe величина С,. умножается на константу М, а на двадцать первом -такте полученное произведение блоком 20 сложения суммируется с содержимым накопительного регистра 19. В результате в блок 21

35 поступает величина M.Ñ + В, Z

P с 7

После выполнения указанных действий для функции f э(х) по истечение двадцать пятого такта в блок 21 поступает величина MC + В Z,.

На двадцать седьмом и тридцать первом тактах блок 21 завершает формирование величин f и f в соответствии с формулой (2). Модулярные ко45 ды искомых величин в укаэанных тактах снимаются с выхода 22 устройства, и на этом процесс вычисления функций в заданных точках заканчивается.

Начиная с двадцать пятого такта, в предлагаемом устройстве можно начать вычисление новой пары значений одной и той же или двух различных функций.

1291977

12 счисления, содержащее сдвиговый регистр, блок памяти для хранения констант, счетчик, регистр констант, блок умножения, накопительный регистр, блок сложения, три буферных 5 регистра и блок постоянной памяти управления, причем вход кода задания функции устройства соединен с входами младших разрядов сдвигового регистра, вход обнуления которого соединен с установочным входом счетчика и является установочным входом устройства, выход блока памяти для хранения констант соединен с информационным входом регистра констант, выход блока умножения соединен с информационным входом первого буферного ре гистра, выход наполнительного регистра соединен с входом первого слагаемого блока сложения, вход аргумента устройства соединен с установочным входом второго буферного регистра, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит блок деления на Константу, управляющий регистр и три группы мультиплексоров, причем тактовый вход устройства соединен со счетным входом счетчика, разрядный выход которого соединен с адрес30 ным входом блока постоянной памяти управления, выход которого соединен с информационным входом управляющего регистра, с первого по седьмой выходы которого подключены соответственно к входу управления сдвигом сдвигового регистра, управляющему входу выдачи кода третьего буферного регистра, управляющему входу приема кода второго буферного регистра,уп40 равляющим входам мультиплексоров первой, второй, третьей групп и входу обнуления накопительного регистра, информационный вход третьего буферного регистра подключен к выходу блока деления на константу, выход которого является выходом устройства, выход регистра констант, вход константы устройства, выходы третьего и второго буферных регистров соединены соответственно с информационными входами с первого по четвертый мультиплексоров первой группы, выходы которых соединены с входом первого сомножителя блока умножения, вход второго сомножителя которого соединен с выходами мультиплексоров второй группы, первый и второй информационные входы которых соединены соответственно с выходами третьего и второго буферных регистров, выход третьего буферного регистра соединен с информационным входом второго буферного регистра, выход первого буферного регистра соединен с входом второго слагаемого блока сложения, выход которого соединен с входом блока деления на константу, вход блока памяти для хранения констант и выход блока сложения соединены соответственно с первыми и вторыми информационными входами мультиплексоров третьей группы, выходы которых соединены с информационным входом накопительного регистра, старшие и младшие разряды адресного входа блока памяти для хранения констант соединены соответственно с выходами младших разрядов регистра сдвига и с выходами младших разрядов счетчика.

1291977

Составитель А. Клюев

Редактор Н. Рогулич Техред И.Попович Корректор С. Шекмар

Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 272/48

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,4