Устройство для сложения и вычитания чисел по модулю @

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах и устройствах, функционирующих в системе остаточных классов. Цель изобретения - сокращение количества оборудования . Поставленная цель достигается за счет введения пятого, .шестого , .седьмого и восьмого элементов И, четвертого и пятого элементов ИЛИ. Причем второй информационный вход устройства подключен к входу второго дешифратора, выходы элементов И третьей и четвертой групп подключены к вторым входам элементов И третьей группы и к первым входам пятого и шестого элементов И. Сущность изобретения состоит в существенном уменьшении количества оборудования за счет исключения шести групп элементов ИЛИ, одной группы элементов ИЛИ и двух сумматоров по модулю Р. Это достигается путем введения четырех элементов И и двух элементов ИЛИ. Устройство целесообразно использовать для обработки данных в схемах автоматики и ЭВМ, функционирующих в системе остаточных классов. 2 ил. § (Л со N5 СЛ INP

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„„SU„„1312572 цц 4 G 06 F 7/72

ЗСЕСМЗН4%

j13„, Jg

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ВЩiЯЯ fl 5j: ф

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4002346/24-24 (22) 30.12.85 (46) 23.05.87. Бюл. N9 19 (72) О.Н.Фоменко, В.А.Краснобаев, В.К.Петухов,,M.Â.Юмашев, С.В.Иванов, А.А.Журавлев и И.Б.Захаревич (53) 681.325(088.8) (56) Авторское свидетельство СССР

Ф 1168934, кл. G 06 F 7/72, 1983.

Авторское свидетельство СССР

Ф 1257643, .кл. G 06 F 7/72, 1984. (54) УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ И ВЫЧИТАНИЯ ЧИСЕЛ ПО МОДУЛЮ P (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах и устройствах, функционирующих в системе остаточных классов. Цель изобретения — сокращение количества оборудования. Поставленная цель достигается за счет введения пятого, шестого,,седьмого и восьмого элементов

И, четвертого и пятого элементов ИЛИ.

Причем второй информационный вход устройства подключен к входу второго дешифратора, выходы элементов И третьей и четвертой групп подключены к вторым входам элементов И третьей группы и к первым входам пятого и шестого элементов И. Сущность изобретения состоит в существенном уменьшении количества оборудования за счет исключения шести групп элементов ИЛИ, одной группы элементов

ИЛИ и двух сумматоров по модулю P.

Это достигается путем введения четырех элементов И и двух элементов

ИЛИ. Устройство целесообразно использовать для обработки данных в схемах автоматики и ЭВМ, функционирующих в системе остаточных классов. 2 ил.

1312572

P -2

О, если О а В

1, если — 6 В «с Р" 1

В = P — В и ув+ г = 1. Это легко показать, используя следующее сравнение:

А — (P-В) = (А+В) mod P.

Одновременно повышается скорость выполнения операций за счет исключения времени обработки информации в последовательности прохождения операнда В. Это достигается путем исключения из цепи прохождения операнда В

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах и устройствах, функционирующих в системе остаточных классов. 5

Цель изобретения — упрощение уст ройства, На фиг. 1 и 2 представлена структурная схема устройства.

Устройство содержит первый инфор1О мационный вход 1, первый входной регистр 2, первый дешифратор 3, пер вую 4 и вторую 5 группы элементов И, первый элемент ИЛИ 6, выходной ре,гистр 7, выход 8 устройства, второй 15 информационный вход 9 устройства, второй входной регистр lO, сумматор

11 по модулю Р, второй дешифратор l2, шину 13 значения модуля Р, третью 14 и четвертую 15 группы элементов И, 20 группу элементов ИЛИ 16, приемный регистр 17, схему 18 сравнения, суммирующий счетчик 19, Сущность изобретения состоит в сокращении количества оборудования за счет исключения шести групп элементов И (6 «1 1оя . (P-1)+1 — двухвходовых элементов И), одной группы элементов ИЛИ и двух сумматоров по модулю P. Это достигается путем введения четырех элементов И и двух элементов ИЛИ с, учетом следующих обстоятельств. Для операции сложения при гв= О и для операции вычитания при у = 1 (1 = О) происходит сдвиг разрядов кольцевого регистра сдвига в положительном направлении (открыт четвертый элемент И), для операции сложения при г = 1 (у = О) и для в . 40 операции вычитания при - = О (y-=

= 1) происходит сдвиг кольцевого регистра сдвига в отрицательном направлении (открыт третий элемент И), где двух сумматоров по модулю Р, Вход

20 запуска. устройства, генератор 21 импульсов, первый 22 и второй 23 элементы И, умножитель 24 частоты, третий 25 и четвертый 26 элементы И, кольцевой регистр 27 сдвига, второй

28 и третий 29 элементы ИЛИ, с пятого по восьмой элементы И 30-33, вход

34 значения сложения, вход 35 значения вычитания, четвертый 36 и пятый

37 элементы ИЛИ также входят в состав устройства.

Устройство работает следующим образом.

Пусть необходимо определить (А+

+В) mod P (присутствует сигнал шины

34 сложения). Исходное состояние устройства — нулевое состояние всех регистров 2, 10 и 17 и счетчика 19, в регистре 27 записана первая строка таблицы модульного сложения.

Через первый информационный вход

-1 в двойном коде поступает первый операнд А во входной регистр 2, а через второй информационный вход 9 в двоичном коде во входной регистр

10 поступает второй операнд В, который поступает также на первый вход сумматора 11 и на вход второго дешифратора 12. Первый дешифратор 3 преобразует операнд А в унитарный код и соответствующий сигнал поступает на один определенный элемент И 4.

Второй дешифратор 12 преобразует второй операнд В из двоичного кода

Р 2 в унитарный. Пусть 0 (В < тогда выходной сигнал второго элемента ИЛИ 28 открывает элементы И 14, и операнд В через элементы ИЛИ 16 заносится в приемный регистр 17. По сигналу шины 20 запуска устройства с выхода генератора 21 на входы открытых элементов И 22 и 23 поступают импульсы. Одновременно выходной сигнал элемента ИЛИ 28 через открытый пятый элемент И 39 (присутствует сигнал шины 34) и четвертый элемент ИЛИ

36 открывает четвертый элемент И 26.

С выхода первого элемента И 2 1 через умножитель 24 частоты, элемент И 26 на положительный вход регистра 27 поступает последовательность из пхВ импульсов (n = (log у (P-1) ) + 1), которая затем поступает через открытый элемент И 23 на вход счетчика 19. В момент поразрядного совпадения состояния суммирующего счетчика 19 .и приемкого регистра 17 схема 18 сравнения выдает сигнал, который закрывает элементы И 22 и 23 и открывает соответствующий элемент И из первой 4 и второй 5 групп, через который установив- 5 шиеся (после сдвига против часовой стрелки на В разрядов регистра 27) значения соответствующего разряда регистра 27 через первый элемент ИЛИ

6 поступают в выходной регистр 7. 10

Р

Пусть — 4 В < Р-1, тогда выходной сигнал третьего элемента ИЛИ 29 открывает четвертую группу 15 элементов И и через открытый восьмой зле- 15 мент И 33 (присутствует сигнал шины

34), пятый элемент ИЛИ 37 открывает третий элемент И 25. Так как в регистре 17 находится операнд В = P — В, последовательность из nxB - =пх(Р-В) 20 импульсов через открытый элемент И

25 сдвигает в отрицательном направлении (по часовой стрелке) содержимое регистра 27 на В разрядов (или их В двоичных разрядов). Значение установившегося разряда регистра 27 через соответствующий элемент И 5, элемент

ИЛИ 6 поступает на вход регистра 7.

Пусть необходимо определить (А-В)

mod P (присутствует сигнал шины 35 вычитания). В этом случае открываются шестой 31 и седьмой 32 элементы И, а в остальном работа устройства аналогична определению результата операции (А+В) mod P. 35

Формула изобретения

Устройство для сложения и вычитания чисел по модулю Р, содержащее первый и второй входные регистры, приемный регистр, выходной регистр, первый и второй дешифраторы, генератор импульсов, умножитель частоты, суммирующий счетчик, кольцевой регистр сдвига, сумматор по модулю Р, схему сравнения, с первого по четвертый элементы И, с первой по четвертую группы элементов И, первый, второй, третий элементы ИЛИ, группу элементов ИЛИ, причем вход первого операнда устройства соединен с входом первого входного регистра, выход которого соединен с входом первого дешифратора, выходы которого соединены с первыми входами соответствующих элементов И первой группы, выходы которых соединены с первыми входами

1312572 4 соответствующих элементов И второй группы, выходы которых соединены соответственно с входами первого элемента ИЛИ, выход которого соединен с входом выходного регистра, выход которого соединен с выходом результата устройства, вход второго оператора устройства соединен с входом второго входного регистра, второго дешифратора и информационным входом сумматора . по модулю Р, вход значения модуля P которого соединен с входом значения модуля устройства, первая (с 0 по

P — 2 Р†--7 и вторая (с — по P — 1) группы

2 2 выходов второго дешифратора соединены соответственно с входами второго и третьего элементов ИЛИ, выходы которых соединены с первыми входами элементов И соответственно третьей и четвертой групп, выходы которых соединены соответственно с первыми и вторыми входами элементов ИЛИ группы, выходы которых соединены соответственно с входами приемного регистра, выход которого соединен с первым sxoдом схемы сравнения, второй вход которого соединен с выходом суммирующего счетчика, вход которого соединен с выходом первого элемента И, первый вход которого соединен с первым входом второго элемента И и выходом генератора импульсов, вход запуска которого соединен с входом запуска устройства, выходы второго входного регистра и сумматора по модулю P соединены с вторыми входами элементов И соответственно третьей и четвертой групп, выход схемы сравнения соединен с вторыми входами элементов И первой и второй групп и с вторыми входами первого и второго элемента

И, выход которого соединен с входом умножителя частоты, выход которого соединен с первьжии входами третьего и четвертого элементов И, выходы которых соединены соответственно с входом сдвига вправо содержимого кольцевого регистра сдвига и с входом сдвига ageao содержимого кольцевого регистра сдвига, выходы разрядов кольцевого регистра сдвига соединены соответственно с третьими входами элементов И второй группы, о т л и ч аю щ е е с я тем, что, с целью упрощения устройства, оно содержит с пятого по восьмой элементы И и четвертый и пятый элементы ИЛИ, причем

1312572 выход второго элемента ИЛИ соединен с первыми входами пятого и шестого элементов И, выходы которых соединены соответственно с первыми входами четвертого и пятого элементов ИЛИ, выходы которых соединены с вторыми входами соответственно третьего и четвертого элементов И, выход третьего элемента ИЛИ соединен с первыми входами седьмого и восьмого элементов 10

И, выходы которых соединены с вторыми входами собтветственно четвертого и пятого элементов ИЛИ, вход разрешения операции сложения устройства соединен с вторыми входами пятого и восьмого элементов И, вход разрешения операции вычитания устройства соединен с вторыми входами седьмого и шестого элементов И.

13j 2572 к 26 к 2Е,2$

N4$ кЖ

Составитель-М.Есенина

Техред Л.Олийнык

Редактор Н.Лазаренко

Корректор С.Черни

Заказ 1972/47

Тираж 673

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4

Устройство для сложения и вычитания чисел по модулю @ Устройство для сложения и вычитания чисел по модулю @ Устройство для сложения и вычитания чисел по модулю @ Устройство для сложения и вычитания чисел по модулю @ Устройство для сложения и вычитания чисел по модулю @ 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в процессорах обработки сигналов, в цифровых фильтрах и т.п

Изобретение относится к вычислительной технике и предназначено для использования в цифровых устройствах, функционирующих в непозиционных кодах и реализующих различные немодульные операции Целью изобретения является уменьшение объема оборудования

Изобретение относится к вычислительной технике и ориентировано на использование в быстродействующих специализированных системах цифровой обработки сигналов для вычисления различных элементарных функций (тригонометрических, логарифмических, экспоненциального типа и других) от аргументов, представленных в модулярной системе счисления

Изобретение относится к вычислительной технике и может быть, использовано в цифровых вычислительных системах, работающих в q-ичных системах счисления, в качестве разрядного процессора

Изобретение относится к вычислительной технике и может быть использовано при построении цифровых вычислительных машин высокого быстродействия

Изобретение относится к вычислительной технике и предназначено для быстрого деления целых чисел в системе остаточных классов

Изобретение относится к области бычислительной техники и может быть использовано при построении быстро-

Изобретение относится к вычислительной технике и может быть использовано при построении быстродействующих арифметических устройств современных ЭВМ., Цель изобретения - повышение быстродействия;i Заявляемое устройство содержит регистры мантисс МНОЖИМОГО и множителя, состоящее из К групп по m разрядов; первую и вторую группы из К преобразователей двоичного кода в код СОК, группу из К блоков умножения, три коммутатора, су№-1атор мантисс, состоящий из подсумматоров; регистр сумматора мантисс , состоящий из К+1 групп; сдвиговьш регистр, состоящий из подрегистров; группу из 2К преобразователей кода СОК в двоичный код; элемент ИЛИ-HEj блок микропрограммного управления , регистры порядков мнояотмого и мно.жителя, сумматор по модулю два, сумматор порядков, дйе схемы сравнения , триггер и счетчик порядка

Изобретение относится к вычисглительной технике и ориентировано на использование в быстродействуюгцих специализированных системах цифровой обработки сигналов для вычисления различных элементарных функций (тригонометрических, логарифмических , экспоненциального вида и других ) от аргументов, представленных в модулярной системе счисления.Цель изобретения состоит в повышении быстродействия

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных устройствах, а также в устройствах для формирования конечных полей

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных структурах, функционирующих в модулярной системе счисления

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к вычислительной техникe и может быть использовано для построения систем передачи и переработки дискретной информации

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в многоступенчатой системе остаточных классов

Изобретение относится к вычислительной технике и может быть использовано для построения систем передачи и обработки дискретной информации
Наверх