Устройство для кодирования в системе остаточных классов

 

Изобретение относится к вычислительной технике. Его использование в аппаратуре, работающей с информацией, которая представлена в системе остаточных классов, позволяет повысить быстродействие и упростить устройство , которое содержит группы преобразователей 2 и 3 кода, сумматоры 4 и 5 и преобразователь 6 кода. Введение буферных регистров 1 и соответствующие соединения обеспечивают реализацию в устройстве более экономного алгоритма работы. 1 ил. со CD о со со

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„80„„1316093 (. ц) 4 Н 03 М 13/00 7/18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3928795/24-24, 3926601/24-24 (22) 08.05.85 (46) 07.06.87. Бюл. и 21 (71) Институт математики и механики

АН КазССР (72) И.Я.Акушский, С.А.Инютин и А.Н.Казангапов (53) 681.32(088.8) (56) Авторское свидетельство СССР

У 703820, кл. G 06 F 11/08, 1976.

Авторское свидетельство СССР

У 519714, кл. С 06 F 11/08, 1974. (54) УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ В

СИСТЕМЕ .ОСТАТОЧНЫХ КЛАССОВ (57) Изобретение относится к вычислительной технике. Его использование в аппаратуре, работающей с информацией, которая представлена в системе остаточных классов, позволяет повысить быстродействие и упростить устройство, которое содержит группы преобразователей 2 и 3 копа, сумматоры 4 и 5 и преобразователь 6 кода. Введение буферных регистров 1 и соответствующие соединения обеспечивают реализацию в устройстве более экономного алгоритма работы. 1 ил.

131

Изобретение относится к вычислительной технике и может использоваться в аппаратуре, работающей с информацией, которая представлена в системе остаточных классов (СОК).

Цель изобретения — повышение быстродействия и упрощение устройства.

На чертеже представлена функциональная схема устройства.

Устройство для кодирования в СОК содержит n+1 буферных регистров 1 (n — число оснований в COK), первую группу преобразователей 2 кода, вторую группу преобразователей 3 кода, первый 4 и второй 5 сумматоры и преобразователь 6 кода. На чертеже обозначены входы 7 и выходы 8 устройства.

В основу работы устройства кодирования положен следующий алгоритм.

Пусть первоначально число

П1

АЕ(О,D 4 P.) заданов коде COK (n,2D), 1=< где п — число рабочих оснований СОК;

Рд = 2, 20 — рабочий диапазон СОК. Необходимо получить число в избыточном коде СОК (и+1, У= 2DP„„), где У— полный диапазон СОК, Р„,„ — контрольное основание СОК, т.е. получить вычет от числа А по основанию Р„„ . Такой избыточный код обнаруживает одну модульную ошибку, т.е. любую ошибку в вычете по одному любому основанию

СОК.

Для получения вычета по контрольному основанию надо получить промежуточное число А = А + D Е(D,2D), что достигается добавлением "1" в двоичный вычет по основанию Рп, который может быть равен "0" или 1" и занимает один бит. Необходимо также получить число A = А + 2ND, имеющее представление в СОК (3, ...,1п, О), где значения вычетов cC;, i (1,nj, совпадают со значениями для числаА °

Здесь N — некоторое целое число

П - 1

И

Затем определяется от числа А функция

ll (2 2

f(A" ) где константу Т можно выбрать равной

q.Р„,„, что приводит к выражению (ф ), (1 или, при использовании модульной арифметики с учетом, что НОД(Т,q)=q, 6093

П

0 =((Е2,! — (Ет,.! 1, (f(A2)(р -(0(1!

РП+1 РП+1

Здесь используются следующие обозначения: с ш1Т, 21)Р 1 (x i — знак вычета числа х по модулю Т.

При T Ъ q.Р„,„2(n — 2) P„+„cnpa ведливо (А" ) 1S L 2П) N = -- f(A ) для всех Ап, для которых (А "/ В D, Это справедливо для всех чисел А, Я полученных указанным образом, в частности и для числа, у которого Ы„,„ = О, 20 Для числа А = А — D справедливо также соотношение

Р„, — (<Я(ц((2П

25, < ), что определяет функцию преобразователя 6, т.е. по величине Q с использованием преобразователя 6 за один модульный такт получается величина являющаяся вычетом по контрольному основанию. Аналогично можно получить величины по другим контрольным основаниям. П

Величины (y;)q, () ;)Р, (1Р„, не превьппают величину Рп,1, отсюда следуют ограничения на разрядности преобразователей и сумматоров, 40 Устройство работает следующим образом.

Вычеты числа А в коде СОК поступают в соответствующие буферные регист4S ры 1. Затем происходят преобразования вычетов с помощью преобразователей 2 и 3 в величины (у;), / ъ.) . Причем вычет Ып (равный нулю или единице) посредством преобразователей 2.п, 3.п

SO преобразуется в величины (п ) Р (.„), соответствующие инверсному значению Ы, т.е. (2 п = 0 0 = 1 т1 (п)р - = О <Т 2) = (, 2) """ п= — 1 1 = 0 (g„)P„= О ()(1 = О, Преобразование выполняется за один модульный такт. Затем выполняется параллельное суммирование п величин

3 13160 (у;(с на сумматоре 5 по модулю q, а также и-1 величины (g;(p„„ (так и

«вк(у (= 0) и величииы((у;)

I«1

5 с обратным знаком, взятой с выходов сумматора 5, на сумматоре 4. На зто требуется )log n (+1 модульных так2 тов. Затем полученная величина Q поступает на входы преобразователя 6, с выходов которого через один модульный такт величина о(„,, поступает в буферный регистр 1.(п+1) . В результате получается избыточный помехоэащитный код СОК за ) log>n(+3 модульных так15 та.

В случае некоторого видоизменения алгоритма устройство может быть упрощено эа счет исключения второй группы преобразователей 3 кода и второго сумматора 5, но требует несколько большей разрядности контрольного основания СОК. Для этого случая алгоритм работы устройства приобретает следующий вид.

Пусть первоначальное число

n-a

А Е (O,D = П Р; ) задано в коде СОК

1 1 (и, 2D), где n — число рабочих осно- 3О ваний СОК; Р„ = 2, 2D — рабочий диапазон СОК. Необходимо получить число в избыточном коде СОК (n+1,J 20Рп„), где 3 — полный диапазон СОК; Р „,„ контрольное основание С К, т,е полу 35 чить вычет от числа А по основанию

Р„,„ . Для получения вычета по контрольному основанию надо получить промежуточное число А = А + De(D,2D) .

Это достигается добавлением 1" в 4р двоичный вычет по основанию Р„, который может быть равен "О" или "1" и занимает один бит. Кроме того, надо

If получить число А = А + N2D, имеющее представление в СОК (а(,,..., n О), 45 где значения вычетов Ы;, е (1,п)совпадают со значениями для числа А, здесь N — некоторое целое число Р„,„.

Затем определяется от числа А

50 функция

f(A )

Т

У где T = 2 (n-1) — константа

-((-":--,. =(----;:-- ;: (x) — знак вычета числа х по модулю Т.

93

При Т ) 2 (п-2) P п„справедливо

"А"

М =(- — = f(A) (2D для всех А, для которых (А 2в i D.

И

Это справедливо для всех А, полученных укаэанным образом, в частности для числа, у которого 1 „„ = О. Иожf но показать, что для числа А = А — D справедливо с(„„= Р„„— (((Е (А" ) (2?) ) !

+(в р 1р

По величине f (А ) с использоваII нием преобразователя 6 за один модульный такт получается величина являющаяся вычетом по контрольному основанию. Аналогично можно получить величины по другим контрольным основаниям.

П

Величины . и (, у. менее Т, Т о(п„ менее Р„„, отсюда следуют ограничения на разрядность преобразователей и сумматора, в частности для построения кода с одним контрольным основанием в СОК с небольшим числом оснований и при большой их величине аппаратура должна иметь разрядность порядка величины этого основания.

Если выбрать (n-2), равную степени двух и Т = 2 (n — 2) Р„„, значение

II

Е(А ) выбирается просто из соответствующих разрядов сумматора 4, где

h вычисляется величина у, 1= 1 г

Устройство при этом работает следующим образом.

Число А в коде СОК поступает в соответствующие буферные регистры 1.

Вычет с „ (равный "О" или "1") посредством преобразователя 2.п преобразуется в величину т„, соответствующую инверсному значению dn т.е.

Г Т

= 0 О = 1 о = -- или п о с „ = 1 - 1 = О - с = О. Вычеты си с(;(Е (1, п-1I) посредством преобразователей 2.1-2.(n-1) перекодируются в величины у за один модульный такт.

Затем величины суммируются на сумматоре 4 по модулю T за j log п (модуль2 вью тактов. Затем полученная величина

f(A ) поступает на входы преобразователя 6, с выходов которого через один

5 1316093 модульный такт величина Ы„, поступа- н ет в буферный регистр 1.(п+1). В с итоге получен избыточный код СОК за о

31о п (+2 модульных такта. м

Формула изобретения

Составитель О.Ревинский

Техред Л. Олийнык

Корректор А.Зимокосов

Редактор Н.Лазаренко

Заказ 2373/57

Тирах 901

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Укгород, ул. Проектная, 4

Таким образом, предлагаемое устройство позволяет получить помехоза" щитный код в COK sa меньшее время, чем известное, и имеет более простое выполнение. f0

Устройство для кодирования в системе остаточных классов, содержащее 15 преобразователь кода, первую и вторую группы преобразователей кода, выходы первого — п-го преобразователей кода первой и второй группы (n — число ос6 ований в системе остаточных классов) оединены с одноименными входами сответственно первого и второго суматоров, о т л и ч а ю щ е е с я тем„ что, с целью повышения быстродействия и упрощения устройства, в него введены п+1 буферных регистров, выходы первого — и-ro буферных регистров подключены к входам одноименных преобразователей кода обеих групп, выходы второго сумматора соединены с (п+1)-ми входами первого сумматора, выходы которого через преобразователь кода подключены к входам (и+1)-го буферного регистра, входы первого— п-го буферных регистров являются со" ответствующими входами устройства, выходы (п+1)-го буферного регистра являются выходами устройства.