Устройство для сложения чисел в модулярной системе счисления

 

Изобретение относится к вычислительной технике и предназначено для использования в быстродействующих вычислительных устройствах коивейерного типа, функционирующих в модулярной системе счисления. Цель изобретения - расширение функциональных возможностей за счет обеспечения выполнения операций сложения и вычитания с анализом на переполнение в модулярном коде, благодаря чему устройство может быть использовано для реализации в конвейерном режиме не только вычислительных процессов, отличающихся немодульностью, но и процессов , обладающих высокой модульс в (Л Altl

СОЮЗ СОВЕТСКИХ

СО(.1ИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) (5D 4 G 06 F 7/72

OllHGAHHE ИЗОБРЕТЕНИЯ

К А STOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4025192/24-24 (22) 20.02.86 (46) 07.07.87. Бюл. Ф 25 (71) Научно-исследовательский институт прикладных физических проблем им.А.Н.Севченко (72) А.А.Коляда и М.Ю.Селянинов (53) 681.325(088.8) (56) Авторское свидетельство СССР

lP 1012242, кл. G 06 F 7/49, 1983.

Авторское свидетельство СССР

У 579611, кл. G 06 F 7/38, 1977.

Авторское свидетельство СССР

Ф 1140114, кл. G 06 F 7/49, 1985.

Авторское свидетельство СССР

IP 885999, кл. С 06 F 7/72, 1981.

Авторское свидетельство СССР

В 930317, кл. G 06 F 7/72, 1982. (54) УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ ЧИСЕЛ

В МОДУЛЯРНОЙ СИСТЕИЕ СЧИСЛЕНИЯ (57) Изобретение относится к вычислительной технике и предназначено для использования в быстродействующих вычислительных устройствах конвейерного типа, функционирующих в модулярной системе счисления. Цель изобретения — расширение функциональных воэможностей за счет обеспечения выполнения операций сложения и вычитания с анализом на переполнение в модулярном коде, благодаря чему устройство может быть использовано для реализации в конвейерном режиме не только вычислительных процессов, отличающихся немодульностью, но и процессов, обладающих высокой модуль1322278

Ностью. Устройство для сложения чисел ных характер в модулярной системе счисления содер- регистры 12, жит блок 7 управления, группу элемен- соров, блок тов ЗАПРЕТ 8, блок 9 формирования до- ного индекса полнительного кода, сумматор-вычита- ния признака тель IО, формирователь 11 интеграль- ния. 1 табл. истик модулярного кода, 13, блок 14 мультиплек15 вычисления интервальчисла, блок 16 формировааддитивного переполне,4 ил.

Изобретение относится к вычислительной технике и предназначено для использования в быстродействующих вычислительных устройствах конвейерноГо типа, функционирующих В модуляр 5 ной системе счисления.

Цель изобретения — расширение функциональных воэможностей за счет обеспечения выполнения операций сложения и вычитания с анализом на переполнение в модулярном коде.

На фиг.1 представлена функциональная схема устройства для сложения чисел в модулярной системе счисления; на фиг.2 — функциональная схема блока управления; на фиг.3 - функциональная схема сумматора-вычитателя; на фиг. 4 — функциональная схема блока формирования признака аддитивного переполнения.

Устройство для сложения чисел в модулярной системе счисления (фиг.l) содержит управляющий вход 1, вход 2 кода операции, установочный вход 3 устройства, тактовый вход 4 устройст25 ва, первый 5 и второй 6 информационные входы устройства, блок 7 управления, группу 8 элементов ЗАПРЕТ, блок 9 формирования дополнительного кода, сумматор-вычитатель 10, формирователь ll интегральных характеристик модулярного кода, первый 12 и второй 13 входные регистры, блок 14 мультиплексоров, блок 15 вычисления интервального индекса числа, блок 16 35 формирования признака аддитивного переполнения, выходы 17 и 18 признака завершения операций, выход 19 результата, выход 20 признака аддитивного переполнения, выход 21 знака реэуль- 4О тата.

Блок 7 управления (фиг.2) содержит двухразрядный регистр 22 для хранения кода операции, регистр 23 сдвига, разрядность которого составляет Т + г

+ 3 бит, где T = )log k(, k — число оснований модулярной системы счисления, через jx (обозначается наименьшее целое число, не меньшее х, первый элемент ИЛИ 24, элемент И 25, второй 26, третий 27 и четвертый 28 элементы ИЛИ, двухразрядный счетчик

29 и триггер 30. Первый, второй, третий и четвертый входы блока 7 управления подключены соответственно к управляющему входу 1, входу 2 кода операции, установочному входу 3 и тактовому входу 4 устройства, вход младшего разряда регистра 23 сдвига является его входом, а выходы нулевого, первого, второго, Т-ro и (Т+2)-го разряда являются соответственно его выходами с первого по пятый.

Сумматор-вычитатель 10 (фиг.3) содержит блок 31 модульных сумматоров, блок 32 модульных вычитателей по модулям ш,, m,...,ш„ системы счисления, блок 33 мультиплексоров и регистр 34 результата.

Блок 16 формирования признака аддитивного переполнения (фиг.4) содержит формирователи 35.1-35.k-l признаков аддитивного переполнения соответственно по модулям m,,m,...,ш„,, инвертор 36, блок 37 хранения констант, элемент 38 задержки на Т-3 тактов, формирователь 39 числа переполнений, элемент ИЛИ 40, вспомогательный регистр 41, блок 42 мультиплексоров и сумматоров 43 по вспомо гательному модулю m 2 m „ +k-2.

Блок 9 формирования дополнительного кода служит для получения по входному модулярному коду (o(,, g,..., К„), некоторого числа А из диапазона модулярной системы счисления

D -mM,, -mM,+I,...,mM„, -1 модулярного кода (l-eL,/m,,/-г,/m,,..., /-Ы„/m„) числа — А, где ес; = /A/m

13222 (i=1,2,...,k), m,,m,...,m, — основания модуЛярной системы счисления, являющиеся попарно взаимно простыми числами; m òï — вспомогательный модуль, выбираемый иэ условий m 2 m+k-2, к-!

m 1с-1 М„, = !1 m, через Х обозначается наименьший неотрицательный вычет, сравнимый с величиной Х по модулю р. Блок 9 формирования допол- 10 нительного кода может быть выполнен на модульных вычитателях частного вида.

Формирователь 11 интегральных характеристик модулярного кода представляет собой известное устройство конвейерного типа, его быстродействие составляет Т+2 такта при пропускной способности одна операция в один такт. Формирователь 11 интегральных И характеристик модулярного кода по входному интервально-модулярному коду (g,,,...,t „, I(C)) числа С осуществляет формирование поправки Амербаева 9 (С), соответствующей числу С в системе модулей m,m„,...,m„,, а также знак числа С.

Блок 15 вычисления интервального индекса числа служит для определения по входному модулярному коду (!к.1, О,...,о „) числа АЖ машинного интервального индекса числа по формуле к-!

-1

I(A)= (- ----.--- -/ +/„-/m /- (1)

М к к!

1=1 1 к к- 35 где М; к, =M„, /m;.

Структурно блок 15 вычисления интервального индекса числа аналогичен блоку суммирования вычетов по модулю

m „ и реализован с помощью )k/"(пос- 40 тоянных запоминающих устройств, j-e из которых получает сумму по модулю

m„(2j-1)-го и (2j)-го слагаемых правой части формулы (1)(j=1,2,...,k/2, для определенности k полагается четным), регистров и сумматоров по модулю ш „°

Формирователь 35.i признака аддитивного переполнения по модулю m;. служит для получения по входным выче- там <к; и Р; величины М к, oL; /m; + М,, /3; /m;$

1 (i--l 2,...,k-1) (2)

55 и может быть реализован в виде табличной схемы, аналогичной табличному сумматору по модулю т;, или с помощью постоянного запоминающего уст78 4 ройства емкостью 2 одноразрядных слов, в память которого по адресу о! .; +P; 2 (Ь;= J logm; I, i=1,2,..., Ь;

k-1) записывается константа !); (с!,, (0,1,..., ш — 13)

Формирователь 39 числа переполнений выполнен на основе постоянного запоминающего устройства емкостью к-!

2 слов разрядностью Т бит, в паа к-!

1 -! мять которого по адресу у; 2 записывается константа к-! а =.С

1=1

Блок 37 хранения констант выполнен в виде постоянного запоминающего устройства и обладает емкостью

)POg 1 C

2 двухраэрядных слов. В его память по адресу I E (0,1,...,m -13 записывается набор констант (и с1-!> ! э у!

О, если — +1= -1 или 0; (3) где u =

1, в остальных случаях;

Г у!

О, если — = — 1 или 0; (4) 1, в остальных случаях;

I если I < 2m+k â€

I = -! !

I -m, если I 2m+k-2.

Список операций устройства для сложения чисел в модулярной системе счисления, приведен в таблице.

Код операции, Г

Операция

Модульное сложение

Модульное вычитание

Сложение с анализом на переполнение

Вычитание с анализом на переполнение

Устройство для сложения чисел в модулярной системе счисления работает следующим образом.

По сигналу Г, =1, подаваемому с установочного входа 3 устройства в блок 7 управления через третий его вход, регистр 23 сдвига обнуляется, счетчик 29 посредством первого элемента ИЛИ 24 обнуляется, а триггер 30

13222 посредством тре тье го элеме нта ИЛИ 27 устанавливается в единичное состояние (фиг. 2), тем самым устройство приводится в исходное рабочее состояние.

Код Г операции, подлежащей выполнению, с входа 2 кода операции устройства через второй вход блока 7 подается на первый и второй входы регистра 22 кода операции и вход регистра 23 сдвига. При этом в случае, если Г=2 10 или 3, в младший разряд регистра 23 сдвига записывается единица. По сигналу Г, =l подаваемому с управляющего входа 1 устройства на вторые входы группы 8 элементов ЗАПРЕТ, управляющ п1 вход приема кода первого входноro регистра 12 и через первый вход блока

7 управления на управляющий вход приема кода регистра 22 кода операции, второй вход четвертого элемента ИЛИ

28 и нулевой вход триггера 30, в регистр 22 кода операции записывается величина Г, триггер 30 обнуляется,на первом выходе блока 7 управления вырабатывается сигнал (з, =1, подаваемый на управляющий вход приема кода второго входного регистра 13, в первь|й 12 и второй 13 входные регистры с первого 5 и второго 6 информационных входов устройства соответственно принимаются модулярные коды (oL,,oC,, ..., <„) и (P,,P,,...,f3„) операндов

А и В соответственно (eC; =/А/m;, Р;

/В/m, i=1,2,...,k; А, BED) и после этого начинается первый такт one- 35 рации.

Рассмотрим процесс выполнения операции алгебраического сложения (сложение или вычитание)с анализом на пе- 4О реполнение.

На первом такте операции модулярные коды операндов А и В с выходов первого 12 и второго 13 входных регистров поступают соответственно на первый и второй информационные входы сумматора-вычитателя 10, на управляющ п» вход которого с второго выхода блока 7 управления подается сигнал

/Г/, соответствующий коду модульной операции (б = 0 или 1). Результат модульной операции /С/М„, ч где С=А В (символ означает (+) или (-)), формируется в регистре 34 результата сумматора-вычитателя 10

55 (фиг.3), откуда он может быть считан посредством выхода 19 устройства.Так как на первом такте на управляющий вход блока 14 мультиплексоров устрой78 6 ства с четвертого выхода блока 7 управления йедается сигнал и =О, то модулярный код (,,с,,...,с,) числа

А с выхода первого входного регистра

12 через первый информационный вход блока 14 мультиплексоров устройства подается в блок 15 вычисления интервального индекса числа, где в течение очередных Т тактов, считая текущий, в соответствии с формулой (1) будет вычислен машинный интервальный индекс 7(A) числа А. Одновременно с эти на первом такте модулярный код (P,,P„...,P,) числа В с выхода второго входного регистра 13 поступает в блок 9 формирования дополнительного кода, который получает модулярный код (/-/3,/m,, /-P,/m,..., /- 3„/m ) числа -В, подаваемый через группу 8 элементов ЗАПРЕТ на первый информационный вход второго входного регистра 13. Запись числа -В во второй входной регистр 13 происходит лишь тогда, когда выполняемой операцией является вычитание, так как в этом случае на первом выходе блока 7 управления вырабатывается сигнал(У =1

2 (фиг.2).

На каждом такте работы устройства по сигналу, подаваемому с тактового входа 4 устройства на четвертый вход блока 7 управления, содержимое регистра 23 сдвига (фиг.2) сдвигается на один бит в сторону старших разрядов, при этом с помощью второго эле мента ИЛИ 26 содержимое счетчика 29 увеличивается на единицу, если в одном из двух младших разрядов регистра 23 сдвига до сдвига находилась единица и счетчик 29 обнуляется посредством первого элемента ИЛИ 24 в случае, когда второй разряд регистра

23 сдвига принимает единичное значение, а в триггер 30 записывается единица посредством третьего элемента

ИЛИ 27, когда первый разряд регистра 23 сдвига принимает единичное значение.

На втором такте рассматриваемой операции на управляющий вход блока

14 мультиплексоров устройства с четвертого выхода блока 7 управления подается сигнал C =1, поэтому содержимое второго входного регистра 13 (модулярный код числа+ В) через второй информационный вход блока 14 мультиплексоров устройства подается в блок 15 вычисления интервального

13222 индекса числа для вычисления машин— ного интервального индекса Т (+ В) числа «В, модулярный код (),, g,,...,(„,) с выхода сумматора-вычитателя 10 подается на первый вход формирователя

1I интегральных характеристик модулярного кода, который начинает вычисление поправки Амербаева Q (С) и зна— ка числа С. Одновременно с этим на втором такте операции модулярные ко- 10 ды чисел А ик В с выходов первого 12 и второго 13 входных регистров подаются соответственно на второй и третий информационные входы блока 16 формирования признака аддитивного пе- 15 реполнения, где с помощью формирователей 35.1-35.k-l признака переполнений по модулям системы определяются соответствующие значения признаков ь !, И,..., Q !,, ((22)), используя которые 20 в качестве входных переменных формирователь 39 числа переполнений на третьем такте операции находит велик-! чину С =, > Ы;, передаваемую в эле-ZS

j =1 мент 38 задержки.

Кроме этого, на третьем такте модулярный код (),,,,..., „) числа

/С/М „ с выхода сумматора-вычитателя

10 через третий информационный вход блока 14 мультиплексоров устройства, на управляющий вход которого с четвертого выхода блока 7 управления подается сигнал б =2, поступает на вход блока 15 вычисления интервально-35 го индекса числа для вычисления машинного интервального индекса I(C) числа С. !

На (Т+1)-м такте операции с треть40 его выхода блока 7 управления на управляющий вход блока 16 формирования признака аддитивного переполнения подается сигнал 6 =1, благодаря чему величина Q, появляющаяся в это вре-45 мя на выходе элемента 38 задержки, через второй информационный вход третьей группы мультиплексоров блока

42 поступает на первый вход сумматора

43 по вспомогательному модулю, на вто50 рой вход которого через четвертый информационный вход блока 16 формирования признака аддитивного переполнения с выхода блока 15 вычисления интервального индекса числа поступает ве- 55 личина Т(А), сумматор 43 по вспомогательному модулю определяет вычет

Ф+ I(A)/m, который запоминается во вспомогательном регистре 41.

78 8

На (Т+2)-м такте операции с третьего выхода блока 7 управления на управляющий вход блока 16 формирования признака аддитивного переполнения подается сигнал б =0, поэтому содержимое вспомогательного регистра 41 через первый информационный вход блока

42 мультиплексоров блока формирования признака аддитивного переполнения подается на первый вход сумматора 43 по вспомогательному модулю, на второй вход которого с выхода блока 15 вычисления интервального индекса числа поступает вычет I(»!-В), в результате во вспомогательном регистре 41 сформируется величина

I =/Q +I(A)+I(!!-B)/m .

На заключительном (Т+3)-м такте операции на второй вход формирователя 11 интегральных характеристик мо- дулярного кода с выхода блока 15 вычисления интервального индекса числа поступает величина I(С), формирователь 11 интегральных характеристик модулярного кода завершает формирование поправки Амербаева 8 (С) и знака числа С. При этом поправка Амербаева

6»(С) с первого выхода формирователя

11 интегральных характеристик модулярного кода через первый информационный вход блока 16 формирования признака аддитивного переполнения подается на вход элемента HE 36 и первый управляющий вход выдачи кода блока 37 хранения констант, на адресный вход которого с выхода вспомогательного

1 регистра 41 поступает величина I, а на второй управляющий вход выдачи кода — сигнал (1 â 6(С)), формируемый на выходе элемента НЕ 36. Из блока 37 хранения констант считывается пара нулевых величин и и у (3) и (4),поступающих на входы элемента ИЛИ 40, в результате чеГо на его выходе формируется признак адцитивного переполнения A, = Сд Ч (д, который передается на выход 20 устройства, при этом на выходе 17 устройства появляется единичный сигнал, указывающий на то, что операция завершена. При отсутствии переполнения (Q „G) на знаковом выходе 21 устройства формируется знак результата С операции.

Выполнение в предлагаемом устройстве модульнь»х операций сложения и вычитания осуществляется за один такт. На сигнальном выходе 18 устройства единица появляется на втором

1322278

10 такте при реализации операции алгебраического сложения с анализом на переполнение и на первом такте — для модульных операций сложения и вычитания. Это означает, что начиная с указанных моментов времени в устройстве может быть инициирована любая из рассматриваемых операций — как модульная, так и немодульная. Таким образом, при работе устройства для сло- f0 жения чисел в модулярной системе счисления в условиях максимальной загрузки его пропускная способность составляет одну операцию не более чем

-f5 в два такта.

Ф о р м у л а и з о б р е т е н и я

Устройство для сложения чисел в модулярной системе счисления, содер- 20 жащее первый и второй входные регистры, причем первые входы первого и второго регистров соединены с первым и вторым информационными входами устройства соответственно, о т л и ч аю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения выполнения операций сложения и вычитания с анализом на переполнение в модулярном коде, в него введены блок управления, группа элементов ЗАПРЕТ, формирователь интегральных характеристик модулярного кода, блок мультиплексоров, блок вычисления интервального индек- 35 са числа, блок формирования дополнительного хода, блок формирования признака аддитивного переполнения, сумматор-вычитатель, блок управления содержит регистр кода операций, регистр40 сдвига, первый, второй, третий, четвертый элементы ИЛИ, элемент И, счетчик и триггер, блок формирования признака аддитивного переполнения содержит (k-1) формирователей призна- 45 ков переполнения по модулям системы (где k — число оснований модулярной системы счисления), сумматор по вспомогательному модулю, элемент НЕ, элемент ИЛИ, формирователь числа переполнения, элемент задержки, блок мультиплексоров, вспомогательный регистр, блок хранения констант, сумматор-вычитатель содержит блок модульных сумматоров, блок модульных вычитателей, блок мультиплексоров, регистр результата, причем первые информационные входы формирователей признаков переполнения по модулям системы, блоков модульных сумматоров и блоков модульных нычитателей блока мультиплексоров устройства соединены с выходом первого входного регистра, BTophfe информационные входы формирователей признаков переполнения ио модулям системы, блоков модульных сумматоров и блоков модульных вычитателей, блока мультиплексоров устройства и вход блока формирования дополнительного кода соединены с выходом второго входного регистра, первый информационный вход которого подключен к выходам элементон ЗАПРЕТ группы, первый вход блока управления, первые входы элементов ЗАПРЕТ группы и управляющий вход приема кода первого входного регистра являются первым входом кода операций устройства, вход приема кода второго входного регистра подключен к первому выходу блока управления, вторые входы элементов

ЗАПРЕТ группы соединены соответственно с выходами блока формирования дополнительного кода, управляющие входы блоков мультиплексоров устройства блока формирования признаков аддитинного переполнения и сумматора — вычитателя подключены соответственно к четвертому, второму и третьему выходам блока управления, выход блока мультиплексоров устройства соединен с входом блока вычисления интернального индекса числа, выход котОрого подключен к первым входам сумматора по вспомогательному модулю и формирователя интегральных характеристик модулярного кода, выходы блоков модульных сумматоров и блоков модульных вычитателей подключены соответственно к первому и второму информационным входам блока мультиплексорон сумматора-вычитателя, выход которого соединен с входом регистра результата, выход которого подключен к второму входу формирователя интегральных характеристик модулярного кода и третьему информационному входу блока мультиплексоров устройства и выходу результата устройства, входы формирователя числа переполнений подключены соответственно к выходам формирователей признаков переполнения по модулям системы, выход формирователя числа переполнений через элемент задерж-. ки соединен с первым информационным входом блока мультиплексоров блока

13222 формирования признака аддитивного переполнения, второй информационный вход которого соединен с адресным входом блока хранения констант и выходом вспомогательного регистра, вход которого подключен к выходу сумматора по вспомогательному модулю, второй вход которого подключен к выходу блока мультиплексоров блока формирования аддитивного переполнения, первый вход 10 выдачи кода блока хранения констант соединен с входом элемента НЕ и подключен к первому выходу формирователя интегральных характеристик модулярного кода, второй вход выдачи кода бло- 15 ка хранения констант подключен к.выходу элемента НЕ, а первый и второй выходы блока хранения констант подключены соответственно к первому и второму входам элемента ИЛИ блока фор-20 мирования аддитивного переполнения, второй, третий и четвертый входы блока управления являются соответственно входами кода операции, установочным и тактовым входами устройства, пятый и шестой выходы блока управления соединены соответственно с первым и вторым выходами признака завершения операции устройства, выход регистра результата подключен к выходу 30 результата устройства, выход элемента ИЛИ блока формирования признака аддитивного переполнения соединен с выходом аддитивного переполнения устройства, второй выход формирователя 35 интегральных характеристик модулярного кода соединен со знаковым выходом устройства, первый и второй входы регистра сдвига соединены с первым входом регистра кода операции и 40 подключены к второму входу блока уп78 12 равления, первый и второй выходы регистра кода операции подключены к соответствующим входам элемента И блока управления, выход которого соединен с первым входом первого элемента ИЛИ блока управления, второй вход которого объединен с нулевым входом триггера блока управления, входом приема кода регистра кода операции и первым входом блока управления, первый выход регистра сдвига подключен к первому входу второго элемента ИЛИ блока управления, второй вход которого соединен с первым Входом третьего элемента ИЛИ блока управления и с вторым выходом регистра сдвига, выход второго элемента ИЛИ блока управления подключен к счетному входу счет-. чика, вход сброса которого подключен к выходу четвертого элемента ИЛИ блока управления, первый вход которого соединен с третьим выходом регистра сдвига, второй вход четвертого элемента ИЛИ блока управления соединен с вторым входом третьего элемента ИЛИ блока управления, входом сброса регистра сдвига, вторым входом третьего элемента ИЛИ блока управления и третьим входом блока управления, выход третьего элемента ИЛИ подключен к единичному входу триггера блока управления, вход управления сдвигом регистра сдвига подключен к четвертому входу блока управления, выход первого элемента ИЛИ блока управления, первый выход регистра кода операции, четвертый выход регистра сдвига, выход счетчика, пятый выход регистра сдвига и выход триггера подключены соответственно к выходам с первого по шестой блока управления.

1322278 иг. 2

1322278

Составитель М.Есенина

Редактор Н.Тупица Техред Л.Олейник Корректор И. Муска

Закаэ 2865/45 Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

ll3035, Москва, Ж-35, Раушская наб., д.4/5

Проиэводственно-полиграфическое предприятие,г.ужгород,ул.Проектная,4