Устройство для контроля регистра сдвига

 

Изобретение относится к вычислительной технике и может быть использовано при контроле регистров сдвига. Целью изобретения является повышение быстродействия устройства. Для достижения этой цели в устройство введены дополнительный формирователь 10 строба и элемент И-НЕ 2. Благодаря этому циклы контроля прохождения через регистр токов 1 и О иакладываются друг на друга, а максимальное время обнаружения ошибки в регистре не превышает времени цикла и времени нескольких тактов работы регистра, тогда как в известном устройстве это время составляет два времени цикла и время нескольких тактов работы регистра. I ил. (/: с Г6 к к СА: (X

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (gg 4 б 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4038412/24-24 (22) 27.02.86 (46) 07.07.87. Бюл. № 25 (71) Научно-производственное объединение космических исследований АН АЗССР (72) А. P. Аббасов, Ю. Г. Лебедев, P. М. Рагимов, А. И. Ибрагимов, и И. 3. Животовский (53) 681.327.66 (088.8) (56) Авторское свидетельство СССР № 679984, кл. G 06 F 11/00, 1978.

Авторское свидетельство СССР

¹ 1108510, кл. G ll С 29/00, G 06 F 11/00, 1982.

„„SU„„> 322380 A 1 (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

РЕГИСТРА СДВИГА (57) Изобретение относится к вычислительной технике и может быть использовано при контроле регистров сдвига. Целью изобретения является повышение быстродействия устройства. Для достижения этой цели в устройство введены дополнительный формирователь 10 строба и элемент И-НЕ 2.

Благодаря этому циклы контроля прохождения через регистр токов 1 и 0 накладываются друг на друга, а максимальное время обнаружения ошибки в регистре не превышает времени цикла и времени нескольких тактов работы регистра, тогда как в известном устройстве это время составляет два времени цикла и время нескольких тактов работы регистра. ил.

1 322380

Изобретение o(k«>(:kET(H h вычислителш(ой технике и может быль ис((оль:3О(3ано для контроля ре(истров сдвига.

I Еель изобретения иовы(и(IIH(быстро,<(ействия устройства.

Езы чертеже привед(ны схечы устройсTB

Устройство для контроля реги(тра сдвига содержит элемент Еll . 1, элеыент И- HF. 2, первый 3, второй 4, третий 5 триггеры, иервый 6, второй 7, третий 8 элеченты И, формирователь 9 ст робы, допол интел ьный формирователь 10 стробы, э.(еы(нт ИЛИ I ( и сумматор 12 (to модулнэ;!ва.

Контролируечый регистр 13 сдвига имеет информационный вход 14, тактовый вход

l 5 и Выход 16. Вход 14 и В1>lхо! If) КОнтролируемого регистры 13 являются с<и>тветственно первым и вторым информационнычи вхо,lых(и х (трои("113;t. В((,О,!

Tt3 hTO BI>l kI I! X(), р(I kl(Ò p;(1 4 H B.I и(. 1 СЯ

1 <3 к To f3 1>1 хl tt x О, (О ы >, (1 Po и ((и l и Р О В ы т (. . I (!

9 и 10 «Tp»6(3 срыбыгывын>т 11<> и(ре ццму фронту Tсти р(гистры 13

СДВИ Га, <1 H Ы ll>,, I (>(, (1 О Я В, 1 Я Н)И(И ИСЯ El <3 131>IXO, Ц формировате.1<. é,! и 10 ст(н>бы, .<ыдниы фронтом устанывлив;(е Г (и гчики форчировытелсй

,) и 10 стро(>ы 13 исx();(но(. нулевое состояние Триггеры, 5 > иереклн>чают(и Но з((лнему фронту тактового импульс

Устройстьч> лля контроля p(гH("гры (,лвиг работает (ледуннциы Обры(оы.

В исходном с(н ТоНННН им((ульсоы начальной установки григгеры 3 5 и форыировыт(ли 9 и 10 стр«бы ус I ðoéoòâû приводятся

В I(3. E(Bo(. o(T() Ян H(. (И(. I I I> 3 с 1 ы (I() в ли В tlo. It> не показаны). Il)(òü в моме(п врсы(ни, когда tl<(тактовом вхо ц 15 устройс Illы>ле xo(ройс(((а присуг TB>> PT kI>< . t(f3Ol(6» 1 It It(()<>p.">1 I I(II ((. I l<1 B t>I X(>,l( э.н ыенты НЕ. 1 ((pit эгом ирису Г

В един ич и(н с»стоян(и . I (il и и вер<чн) ы Bl Ixo/EE триггеры 4- »»явля(тс5(нулевой Il(>T(. ициыл, КОтОРЬI Й, ио(Г> i)T(нци;)л прямого выхолы 1 риггеры 4 I;3(ò р;) )реиц HH( ярохожденин> 5<3KTokil>lx им нул(,< О(3 с т;(лТОВОГО Вход(1 1 ) Tp<)H("! B;I flit вхо,! (t)Ормирователя 9 <и р»6;«ц 1)(.3 злеNI(IIT И )(.

Через Bp(чя, рыв(ин ((р(>хожденик> уhilзанного (нулевоп>) 6и3;(инфорчации чер(< кîíTpoëHpóå÷û(3 реги("I ð 13, ны выходе формирователя 9 с тр»6;(It<) >(f3, (5((т(5« и(нал опросы (строб;() 3((ВремH прохождения нуле(и>п> 6(IT;t информации чер(< кoíTðîëèðóåчый регkt(Гp 13 сдвиг Р(>»1< т Р;! I,A ц«Я В, (53(((sl

I5

2 единичный бит информации, который по задн(чу фронту тактового импульса устанавливает триггер 3 в единичное состояние. (Iри эточ сигналы на /- и R-входах триггера 5 изыеняются на противоположные. Высокий потенциал с выходы триггера 3 устанавливается ны вторых входах элементов И 6 и 7 и дает разрешение прохождению тактовых импульсов с тактового входа 15 устройства на Вход формирователя 10 строба через элеме(<г И 7. Через время, равное ирохожденик> е:Iиничного бита информациии через регистр 13, на выходе формирователя 10 стробы появляется сигнал опроса. На выходе регистра 13 раньше появляется нулевой бит информации, который совпадает с нулс (3ылl состоянием триггера 5. Следоват(льно, ири правильной работе регистра 13 ((ы второы Вход(сумматора 12 присутствус(низкий иот ttllHaл с выхода регистра 13, ступы ю(ций с прямого

B Ixo.1ы триггеры 5 крез элемент И 6. Поэ) Оыу ири поступлении через элемент ИЛИ 11

f1;(skip;((3ляк)щий вход сумматора 12 импульсы ol(p<>«;3 с выхода <()Ормирователя 9 строба ны выходе сумматора 12 присутствует сигнал «Отказ».

СHI H;lë с выхода форчирователя 9 строба тыкже поступает на К-вход триггера 4. Так лык H(ций с входа 15 устройст()ы своим .(ыдним фронтом устанавливает (риггер 5 в (.диничное состояние.

Вь(OK»É IEOT(HI!Hыл С llpHмого три(г(р;(5 через э ((I<((IIT И 6 поступает ны (IPpfihkkli вход сумматора 12, на второй вход к<>г<)polo ((Оступ,ц T единичный бит с выхода ре(истры 13. В ВТо же врел<я на выходе форыировытеля 10 строб(3 появляется сигнал

<>lip<)<;t, iEocTyikafo(I(k3k3 через элемент ИЛИ 11 ны уиравляю(ций вход сумматора 12. При этом ны выходе сучматора 12 отсутствует (игн (л «Отказ». Кром(. того, сигнал с выходы формирователя 10 строба поступает на

/х-вход три(гера 3 и устанавливает его в и(ходное сгн.тояние Ilo заднему фронту тыкT»Bol импульса. 1(ри этом сигнал на

/- и R-Входах триггеры 5, поступающий

«прячого выхода триггера 3, меняется и;(противоположный и устанавливает тригг(р 5 В не одное состояние. На этом контр(хlk, регис/ра слвига:заканчивается.

Теперь рассмотрим работу устройства ири неисправности контролируемого регистры 13, заключаю(цейся, например, в

t1;lличии любой неисправности, приводящей к появ,(енин) на вы>и)де регистра 13 нуля вч< сто Ожидаемой единицы, т. е. в нали22380!

3 з чин постоянного нуля на выходе контролируемого регистра сдвига 13. Приходящий на информационный вход 14 нулевой бит информации не обнаруживает указанную неисправность регистра 13 сдвига.

Контроль такой неисправности проверяется при прохождении единичного бита информации. При поступлении первого единичного бита информации на информационный вход

l4 устройства этот единичный бит поступает через элемент НЕ на !-вход триггера 4 и блокирует его. В то же время он поступает на !-вход триггера 3, который с приходом заднего фронта тактового импульса устанавливается в единичное состояние.

При этом сигнал на !- u R-входах триггера 5 меняется на противоположный.

Высокий потенциал с прямого выхода триггера 3 поступает на второй вход элемента И 7 и дает разрешение прохождению тактовых импульсов с входа 15 устройства на вход формирователя I О строба. Следующим тактовым импульсом с входа 15 устройства, проходящим через элемент И-НЕ 2, триггер 5 устанавливается в единичное состояние. Сигнал с его прямого выхода через элемент И 6 поступает на первый вход сумматора 12, на второй вход которого должен поступить, при исправной работе регистра, единичный бит информации. Через время, равное времени прохождения зафиксированного единичного бита информации, через регистр 13 на выходе формирователя !О строба формируется сигнал опроса, который через элемент

ИЛИ ! поступает на управляющий вход сумматора 12 по модулю два. Но так как из-за указанной неисправности на выходе регистра 13, т. е. на втором входе управляемого сумматора 12 вместо единичного бита присутствует нулевой, то на выходе сумматора 12 появляется сигнал «Отказ».

Таким образом, «Отказ» в работе регистра обнаруживается не в следующем цикле контроля, как в известном устройстве, а в следующих тактах ири появлении первого единичного бита информации.

Фор.чг!.га ггзобретени.ч

Устройство для контроля регистра сдвига, содержащее сумматор по модулю два. выход которого является выходом устройства, первый, второй и третий элементы И, первый, второй и третий триггеры, формирователь строба, элемент ИЛИ и элемент НЕ, вход

1О которого является первым информационным входом устройства, первый вход третьего элемента И соединен с С-входами первого и второго триггеров и является тактовым входом устройства, второй вход третьего

15 элеMента И подключен к пpÿìoìv выходу второго триггера, К-вход которого подключен к выходу формирователя строба, вход которого подключен к выходу третьего элемента И, от.гичаюгггеегя тем, что, с целью повышения быстродействия, в него введены

QQ дополнительный формирователь строба и элемент И-НЕ, первый вход которого подключен к С-входу первого триггера и к первому входу второго элемента И, второй вход которого подключен к второму входу первого элемента И, прямому выходу иер2S вого триггера. и R.âõîäîì третьего триггера, С-вход которого подключен к выходу элемента И-НЕ, второй вход которого подключен к инверсному выходу второго триггера, /-вход которого подключен к выходу элемента НЕ, вход которого подключен к /-входу первого триггера, К-вход которого подключен к первому входу элемента ИЛИ и ныxoäó дополнительного формирователя строба, вход которого подключен к выходу второго элемента И, прямой выход третьего триггера подключен к первому входу первого элемента И, выход которого подключен к первому входу сумматора по модулю два, управляющий вход которого подключен к выходх элемента ИЛИ, второй вход которого подключен к выходу формирователя

4Q строба, второй вход сумматора ио модулк) два является вторым информационным входом устройства. (.()с!!!НH (л H (1(1>) >I I!

1 вник l() f) Д (.)t()() Г(лр)л! f f 1Ц р« 1 рр л((>р Ц. 1(и ° ", :1;>к;)к "КГЗ, )(I 1 ив;! >л, >к ) I I(: I и(н(>(HIfHffI If! Г(>(> (врсгввнн(>го кнчитвти (:(..(:f H() !()H>(и «н>р(: нин (((кр),((ии

1 1 3035, Мо(:лвв. Ж;1З>, I )1 н(л,>H н;н> l Ч Д

1!р(и >в(>ив(нинин-и(лчигрвфии((к(к ир(H(f>(!H) H(, Х л) (>р >! .. 11р .(л) н>н 1

Устройство для контроля регистра сдвига Устройство для контроля регистра сдвига Устройство для контроля регистра сдвига 

 

Похожие патенты:

Изобретение относится к вычислительной те.хнике и может быты использовано при со: дании систем памяти с повышенной функциональной надежностью

Изобретение относится к вычислительной технике и может быть использовано для тестового контроля регистров сдвига

Изобретение относится к вычислительной технике, а именно к запоминающим устройствам с самоконтролем, и может быть применено для контроля блоков модульной памяти при однонаправленном характере модульных ошибок

Изобретение относится к вычислительной технике и может быть использовано для повьшения надежности хранения информации

Изобретение относится к вычислительной технике и может быть использовано для тестового диагностирования полупроводниковой памяти

Изобретение относится к вычислительной технике и может найти применение в цифровых вычислительных машинах

Изобретение относится к вычислительной технике и может быть использовано для функционального контроля блоков оперативной памяти

Изобретение относится к вычислительной технике и может быть использовано при создании оперативны.х запоминающих устройств в интегральном исполнении

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам (ЗУ) статического типа с контролем на правильность их работы, и может быть использовано при конструировании ЗУ с коррекцией ошибок, например, кодом Хемминга

Изобретение относится к области вычислительной техники и может быть использовано при построении памяти высоконадежных вычислительных систем с пониженным энергопотреблением

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к вычислительной технике, в частности, к устройствам хранения информации, и может найти приме нение в специализированных системах хранения и обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах обработки сигналов в реальном масштабе времени

Изобретение относится к полупроводниковому запоминающему устройству, содержащему схему обнаружения и исправления множественных ошибок

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Изобретение относится к устройствам тестирования электронных элементарных схем и групповых линий соединений

Изобретение относится к средствам для программирования/стирания электрически стираемых программируемых полупроводниковых постоянных запоминающих устройств

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к электронным запоминающим устройствам (ЗУ) с электрически программируемыми ячейками
Наверх