Ттл-вентиль

 

Изобретение относится к области импульсной техники, может быть использовано при построении выходных каскадов различных цифровых ИС. Цель изобретения - повьшение быстродействия - достигается путем снижения межкаскадных задержек распространения сигнала. Устройство содержит транзисторы 3, 4, резисторы 1, 2, 10, выходной транзистор 7, фазорасщепительный транзистор 9. Для достижения поставленной цели в устройство введены транзисторы 14, 16-22, диодная строчка 24, включающие транзисторы 25, 28, 31, 34, емкостные и фиксирующие элементы 26, 27 и 29, 30, резисторы 11, 12, 13, 23, 32, 33, 35. 1 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

41 5 Al (19) (111

1 11 4 Н 03 К 19/08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ их

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3956275/24-21 (22) 20.09.85 (46) 15.07.87. Бюл. У 26 (71) Московский институт электронной техники (72) С.М.Балашов, В.Н.Дятченко, Н.А.Подопригора, В.Н.Савенков и Н.В.Соколов (53) 621.374(088.8) (56) Зарубежная электроника. М., 1984, М- 6, с. 72-85.

Патент США В 4321490, кл. H 03 К 19/08, 1982. (54) ТТЛ-ВЕНТИЛЬ (57) Изобретение относится к области импульсной техники, может быть использовано при построении выходных каскадов различных цифровых ИС. Цель изобретения — повышение быстродействия — достигается путем снижения меж каскадных задержек распространения сигнала. Устройство содержит транзисторы 3, 4, резисторы 1, 2, 10, выходной транзистор 7, фаэорасщепительный транзистор 9. Для достижения поставленной цели в устройство введены транзисторы 14, 16-22, диодная строчка 24, включающие транзисторы 25, 28, 31, 34, емкостные и фиксирующие . ф элементы 26, 27 и 29, 30, резисторы

11, 12, 13, 23, 32, 33, 35. 1 ил.

С:

1 1324

Изобретение относится к импульсной технике и может быть использовано при построении выходных каскадов различных цифровых ИС.

Целью изобретения является повышение быстродействия путем снижения межкаскадных задержек распространения сигнала.

На чертеже представпена принципиальная электрическая схема ТТЛ-вентиля. 10

ТТЛ-вентиль включает выходной каскад, содержащий эмиттерный повторитель, включающий первый 1 и второй 2 резисторы и первый 3 и второй 4 транзисторы, коллекторы которых подключены к первому выводу первого резистора 1, второй вывод которого подключен к шине 5 питания, эмиттер первого транзистора 3 подключен к базе второго транзистора 4 и к первому выводу второго резистора 2;:второй вывод которого подключен к эмиттеру второго .транзистора 4, являющемуся выходом 6 устройства, а также выходной транзистор 7, коллектор и эмиттер ко- 5 торого подключены соответственно к

1 ,выходу 6 и общеи шине 8,фазорасщепитель. ный каскад, включающий фазорасщепи- . тельный транзистор 9 эмиттер и колФ

30 лектор которого подключены соответственно к базам выходного транзистора

7 выходного каскада и первого тран зистора 3 эмиттерного повторителя, а также резистор 10, первый и второй выводы которого подключены соответ35 стненно к шине 5 питания и коллектору фазорасщепительного транзистора 9, входной каскад, включающий первыи третий резисторы 11-13 и первый тран40 зистор 14, коллектор которого подклю ен к шине 5 питания, база является входом 15 устройства, а эмиттер связан с первым выводом первого резистора 11, а также транзисторы с „ второго 16 по восьмой 22, четвертый резистор 23 и диодную строчку 24, в которой анод каждого последующего диода подключен к катоду предыдущего, анод первого диода подключен к второму выводу третьего резистора 12 и базе восьмого транзистора 22, второй вывод и коллектор которых подключены соответственно к шине 5 питания, а эмиттер подключен к первому выводу четвертого резистора 23, второй вывод которого подключен к общей шине 8, катод последнего диода ,циодной строчки 24 подключен к объе105 2 диненным базе и коллектору третьего

17 и базе второго 16 транзисторов, эмиттеры которых подключены к общей шине 8, коллектор второго транзистора 16 подключен к второму выводу первого резистора 1 1, первый и нторой выводы третьего резистора 13 подключены соответстненно к эмиттеру первого транзистора 14 и объединенным базе и коллектору четвертого транзистора 18, эмиттер которого подключен к объединенным базе и коллектору пятого 19 и базе шестого 20 транзисторов, эмиттеры которых подключены к общей шине 8, а коллектор последнего подключен к базе восьмого транзистора 22, коллектор, база и эмиттер седьмого транзистора 21 подключены соответственно к шине 5 питания, аноду последнего диода диодной строчки 24 и коллектору второго транзистора 16, первый элемент ускорения, включающий транзистор 25, емкостной 26 и фиксирующий 27 элементы, выполненные соответственно на транзисторе и резисторе, соответственно база и второй вывод которых подключен к базе транзистора 25, коллектор и эмиттер которого поцключены соответственно к объединенным базе выходного транзистора 7 выходного каскада и первому выводу резистора 26 и общей шине 8, а объединенные коллектор и эмиттер транзистора 27 подключены к эмиттеру восьмого транзистора 22 выходного каскада, второй элемент ус. корения, включающий транзистор 28 и фиксирующий 29 и емкостный 30 элементы, выполненные соответственно на диоде и транзисторе, соответственно катод и база которых подключены к базе транзистора 28, коллектор и эмиттер которого подключены соответственно к шине 5 питания и базе фазорасще- пительного транзистора 9 фазорасщепительного каскада, а анод н объединенные коллектор и эмиттер подключены соответственно к аноду последнего ,циода диодной строчки 24 входного каскада и эмиттеру первого транзистора 14 входного каскада, первый элемент ограничения насыщЕния,, включающий транзистор 31, эмиттер и кол- лектор которого подключены соответственно к коллектору и базе выходного транзистора 7 выходноro каскада, а также первый 32 и второй 33 резисторы, первые выводы которых подключены

1324105

Т«кч

40 к базе транзистора 31, а вторые — соответственно к аноду и катоду последнего диода диодной строчки 24 входного каскада, второй элемент ограничения насьпцения, включающий транзистор

34, эмиттер и коллектор которого подключены соответственно к коллектору, и базе фаэорасщепительного транзистора 9 фазорасщепительного каскада, а также резистор 35, второй и первый 10 выводы которого подключены соответственно к объединенным базе транзистора 34 и первому выводу резистора 11 входного каскада и к эмиттеру первого транзистора 14 входного каскада. 15

Устройство работает следующим образом.

В состоянии "1" на входе 15 выходной 7 и фазорасщепительный 9 транзисторы открыты, но не.входят в насьпце- 20 ние за счет фиксации потенциалов их коллекторов первым и вторым элементами 33 и 34 ограничения насьпцения. Таким образом, шунтирующими элементами фиксируется и потенциал "0" на выходе

6. В случае использования диодов Шоттки выходной уровень "0" равен

<к ьь<к, Б э7 д<к< 7

30 где U, U — падения напряжения на открытых эмиттером переходе выходно

ro транзистора 7 и шунтирующем его дио- 35 де Шоттки.

В случае использования шунтирующих транзисторов выходной "0" фиксируется на уровне

+ U.RÄ

Вык пээ +R пээ<ь э2. ээ

rpe R R — величины сопротивлеМ ний резисторов 32 и 33, U>< — падение напряжения на открытом диоде диодной строчки 24.

Аналогично с помощью делителя на резисторах 35 и 13 задается смещение 5р на базу транзистора 34, шунтирующего фазорасщепительный транзистор 9. Транзисторы 3 и 4 выходного эмиттерного повторителя заперты. Выходной 7 и фазорасщепительный 9 транзисторы на- 55 ходятся в нормальном активном режиме с малыми токами базы

Т67 Тээ э 69 ээ (здесь и далее Т ., Т, Т „. — токи

5i Э5 к1 базы, эмиттера и кол -.ектора i-ra транзистора).

Токи, задаваемые схемой в базы этих транзисторов и определяемые выбором величин резисторов R „,,,R,„, много больше, чем упомянутые токи базы и протекают через шунтирующие элементы (диоды Шоттки или шунтирующие транзисторы 31 и 34, в последнем случае вместо R« при определении

Твк э учитывается сумма R < + R» ) °

В обычном ТТЛ-вентиле статический ток стандартной <1-ячейки (функции которой здесь, выполняет первый элемент ускорения) определяет время выхода из насьпцения выходного транзистора 7 и поэтому задается достаточно большим. В предлагаемом устройстве время выхода из насьпцения определяет импульсный ускоряющий ток, который., много больше статического. Последний в этом случае задается минимальным по величине путем соответствующего задания минимальной площади эмиттера транзистора 25 и увеличения номинала резистора К 6 . Во входном каскаде включено второе токовое зеркало (транэисторы

19 и 20), ток в котором определяется величиной R< . Ток коллектора транзистора 20 эа счет падения напряжения на резисторе 12 формирует низ" кий логический уровень на входах эмиттерного повторителя на транзисторе 22 и диодной строчки 24 и, соответственно, запирает первое токовое зеркало (транзисторы 16 и 17). CooTBeT<-TBeHHo, Т <<, = О, и ток Т 8„9 не ответвляется в коллектор транзистора 16.

В состоянии "0" на входе 15 транзисторы 7 и 9 заперты и высокий потенциал коллектора фазорасщепительно" го транзистора 9, примерно равный напряжению источника питания по шине

5, с помощью выходного эмиттерного повторителя задает выходной уровень

<<111 324105

Во входном каскаде в соответствии с низким входным уровнем второе токовое зеркало выключено, ток I = 0 не создает запирающего напряжения на входе первого токового зеркала, которое включено, и величина тока в нем задается номиналом R< . С выхода этого токового зеркала ток почти полностью протекает в фиксирующий транзистор 21.

В динамическом режиме при переключении иэ состояния "1" в "О" на входе

15 вентиля выключаются фазорасщепительный 9 и выходной 7 транзисторы. .Инерционность их переключения связана, в основном, с большим логическим перехоцом в их коллекторных цепях (0ÄÄ 3a). Ввиду большого логического перехода данные цепи оказывают влияние (через проходные емкости Миллера) на инерционность цепей базы, по которым идет управление этими транзисторами. Во входном каскаде быстродействие переключения первого 25 и второго токовых зеркал гораздо выше: при их управлении практически отсутствует влияние проходных емкостей Миллера, а также площади и емкости их транзисторов существенно мень- З0

me, чем в фазорасщепительном и выходном. При отрицательном фронте импуль" са на входе 15 вентиля второе токовое зеркало выключается, соответственно, на вхОдах первогО тОкОВОГО зеркала и эмиттерного повторителя на транзисторе 22 формируется положительный фронт импульса. При этом включается первое токовое зеркало и ускоряет выключение фазорасщепительного транзистора - 40 оно задает ток (I„„, ), вытекающий из его базы. Аналогичный ток (I ), вытекающий из базы выходного транзистора и ускоряющий его выключение, задается первым элементом ускорения.

Положительный фронт импульса передается запускающим эмиттерным повторителем на транзисторе 22 через емкость на транзисторе 27 на базу транзистора 25. Благодаря емкостной связи ус- 5р коряющий ток в транзисторе 25 протекает импульсно. Величина импульса тока I определяется логическим перепадом и крутизной фронта на входе .запускающего эмиттерного повторителя, величиной емкости связи и ограничивается сопротивлением тела коллектора транзистора 25. Резистор 26 в качест-.. ве элемента фиксации, задающего потенциал на базе ускоряющего транзистора 25 в статическом состоянии, предшествующем его импульсному включению, задает нормальный активный режим его работы с малым статическим током. За счет этого при его включении не происходит потерь времени на перевод его из выключенного состояния во включенное. Импульс тока за счет раннего запуска успева 25 ет достичь большой амплитуды к моменту переключения ускоряемого выходного транзистора. При спаде импульса тока I„ транзистор 25 успевает быстро выключиться за счет перезаряда,его базовой цепи через тот же резистор 26, не приводя к затягиванию фронта нарастания импульса в коллекторе фазорасщепительного транзистора 9 и, соответственно, через выходной эмиттерный повторитель — на выходе б вентипя. !

При переключении из состояния "0" в "1" на входе 15 вентиля происходит включение фазорасщепительного 9 и выходного 7 тран:зисторов. Включение происходит тем быстрее, чем больше по величине задается ток включения, втекающий в базы этих транзисторов.

Увеличение тока, втекающего в базу фазорасщепительного транзистора 9 (I8„9 ), происходит за счет выключения первого токового зеркала: с выхода эмиттерного повторителя на транзисторе 14 весь ток поступает в базу фазорасщепительного, не ответвляясь в выходной транзистор токового зеркала (I 8 = О). Кроме того, при положительном фронте импульса на входе 15 через эмиттерный повторитель включается второй элемент ускорения. Работа его аналогична работе первого. Ускоряющий ток включенного через емкостный элемент 30 транзистора 28 иэ его эмиттера втекает в базы фазорасщепительного транзистора. Ток эмиттера фазорасщепительного транзистора

I99 служит током включения выходного транзистора. С увеличением тока включения Т.8х9 фазОрасщепительныи тран зистор усиливает и ток I89,, ускоряя тем самым включение входного транзистора. При наличии первого элемента, ускорения, потребляющего малый ста-. тический ток I „ z< < Т>9 Bech ток

39 поступает в базу выходного тран зистора. В обычных TTJI н змиттере фазорасщепительного транзистора сто7 13241 ит элемент нагрузки, который потребляет значительный статический ток,,но одновременно уменьшает ток его включения. Первый элемент ускорения потребляет только динамический ток при выполнении функции ускорения выключения, что позволяет ускорить в данном устройстве также и включение выходного транзистора.

Таким образом, предлагаемое уст- 10 ройство имеет более высокое быстродействие по сравнению с прототипом при одинаковой потребляемой мощности.

Преимущество достигается благодаря повышению эффективности цепочек уско- f5 рения за счет более раннего запуска их от входного каскада, при этом импульсы ускоряющего тока в них успевают достичь максимального значения.

Запуск цепочек ускорения реализует д) построение входного каскада на первом и втором токовых зеркалах, что дополнительно ускоряет переключение фазорасщепительного транзистора. Выигрыш по .быстродействию от применения 25

ТТЛ-вентиля увеличивается при уменьшении мощности, отводимой на устройство.

Это делает перспективным использование предлагаемого ТТЛ-вентиля в качестве выходного каскада (для которо- 30

ro допускается увеличение числа элементов, но требуется эффективное переключение значительной внешней йагрузки) в БИС и СВИС памяти арифметических и логических устройств с большим числом выходов в условиях ограничений на отводимую мощность на кристалл.

Формула изобретения 40

ТТЛ-вентиль, включающий выходной каскад, содержащий эмиттерный повторитель, включающий первый и второй резисторы и первый и второй транзисторы, коллекторы которых подключены к первому выводу первого резистора, второй вывод которого подключен к . шине питания, змиттер первого транзистора подключен к базе второго транзистора и к первому выводу второго резистора, второй вывод которого подключен к эмиттеру второго транзистора, являющемуся выходом устройства, а также выходной транзистор, коллектор и эмиттер которого подключены соответственно к выходу устройства и к общей шине, фазорасщепительный каскад, включающий фазорасщепительный транз истор, эмиттер и коЛлектор которого подключены соответственно к базам выходного транзистора и первого транзистора эмиттерного повторителя, а также резистор, первый и второй выводы которого подключены соответственно к шине питания и коллектору фазорасщепительного транзистора, входной каскад, включающий первый, второй

I и третий резисторы и первый транзистор, входную шину, о т л и ч а ю— шийся тем, что, с целью повышения быстродействия, в него-введены . во входной каскад транзисторы с второго по восьмой, четвертый .резистор и диодная строчка, в которой анод каждого последующего диода подключен к катоду предыдущего, коллектор первого транзистора входного каскада подключен к шине питания, база соединена с входной шиной устройства, а эмиттер соединен с первым выводом первого резистора, анод первого диода диодной строчки входного каскада подключен к второму выводу третьего резистора и базе восьмого транзистора входного каскада, второй вывод и коллектор которых подключены соответственно к шине питания, а эмиттер подключен к первому выводу четвертого резистора входного каскада, второй вывод которого подключен к общей шине, катод последнего диода диодной строчки входного каскада подключен к объединенным базе и коллектору третьего и базе второго транзисторов входного каскада, эмиттеры которых подключены к общей шине, коллектор второго транзистора подключен к второму выводу первого резистора входного каскада, первый и второй выводы третьего резистора входного каскада подключены соответственно к эмиттеру первого транзистора входного каскада и объединенным базе и коллек-. тору четвертого транзистора входного каскада, эмиттер которого подключен к объединенным базе и коллектору пятого и базе шестого транзисторов входного каскада, эмиттеры которых подключены к общей шине, а коллектор последнего подключен к базе восьмого транзистора входного каскада, коллектор, база и эмиттер седьмого транзистора входного каскада подключен соответственно к шине питания, аноду последнего диода диодной строчки входного каскада и коллектору второII 3241

Составитель А. Кабанов

Техред Л.Олийнык Корректор А.Тяско

Редактор Л.Веселовская

Тираж 901 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Заказ 2972/56

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 го транзистора входного каскада, первый элемент ускорения, включающий транзистор, емкостный и фиксирующий элементы, выполненные соответственно

íа транзисторе и резисторе, соответственно база и второй вывод которых подключены к базе транзистора, коллектор и эмиттер которого подключены соответственно к объединенным базе выходного транзистора выходного каска10 да и первому выводу резистора первого элемента ускорения и общей шине питания, а объединенные коллектор и эмиттер транзистора первого элемента ускорения подключены к эмиттеру восьмого транзистора входного каска-, да, второй элемент ускорения, включающий транзистор и фиксирующий и емкостный элементы, выполненные соответственно на диоде и транзисторе, соответственно катод и база которых подключены к базе транзистора второго элемента ускорения, коллектор и эмиттер которого подключены соответственно к шине питания и базе фазо- 25 расщепительного транзистора фазорасщепительного каскада, а соответственно анод и объединенные коллектор

05 10 и эмиттер подключены соответственно к аноду последнего диода диодной строчки входного каскада и эмиттеру первого транзистора входного каскада, первый элемент ограничения насьпцения, включающий транзистор, эмиттер и коллектор которого подключены соответственно к коллектору и базе выходного транзистора выходного каскада., а также первый и второй резисторы,„ первые выводы которых подключены к базе транзистора, а вторые соответственно к аноду и катоду последнего диода диодной строчки входного каскада, второй элемент ограничения насыщения, включающий транзистор, эмиттер и коллектор которого подключены соответственно к коллектору и базе фазорасщепительного транзистора фазорасщепительного каскада, а также резистор, второй и первый выводы которого подключены соответственно к объединенным базе транзистора второго элемента ограничения насыщения и первому выводу первого резистора входного каскада и к эмиттеру первого транзистора входного каскада.